Introduzione ai sistemi digitali (FoEl parte digitale)

Appunti (in italiano) basati sul libro consigliato dal prof. Re (in inglese), suggeriti a chi non ha la testa per studiare il libro in inglese.

argomenti trattati:

Sistema digitale
Sistema digitale sincrono
Sistema digitale asincrono
Sistema analogico
Vantaggi nell’uso di un sistema digitale
Digitalizzazione
Sistema combinatorio

Sistema sequenziale
Specificazione di un sistema
Implementazione di un sistema
Analisi di un sistema
Progettazione di un sistema
Sistema combinatorio
Specificazione ad alto livello
Specificazione a livello binario
Codifica
Decodifica
Insieme degli ingressi
Insieme delle uscite
Funzione ingresso-uscita
Rappresentazione dei dati
Switching function
Switching function incompleta
Switching expression
Switching expression equivalenti
Porta logica
Prodotto
Somma
Somma di prodotti
Prodotto di somme
Rappresentazione dei valori binari
Rumore
Margine di rumore
Transistor MOSFET
Porta logica NOT
Porta logica NAND
Porta logica NOR
Porte logiche complesse (complex gates)
Transmission gate
Porta logica XOR
Multiplexer a due ingressi
Ritardo di propagazione
Tempo di transizione
Carico
Fattore di carico (load factor)
Fan-in
Fan-out
Prodotto potenza-ritardo (power-delay product)

Three-state driver
Bus
Stili di progettazione VLSI
Livello di confezionamento (packaging)
Rete di porte logiche
Rete combinatoria loop-free
Descrizione di una rete di porte logiche
Specificazione di una rete di porte logiche
Insieme universale di porte logiche
Analisi di una rete di porte logiche
Analisi funzionale
Progettazione di una rete di porte logiche
Rete a due livelli
Rete a due livelli minima
Mappa di Karnaugh/mappa K
Modulo programmabile
Programmable Logic Array (PLA)
Programmable Array Logic (PAL)
Rete con le porte XOR
Rete con multiplexer a 2 ingressi
Sistema sequenziale
Sistema sequenziale sincrono
Sistema sequenziale asincrono
Sistema a stati finiti
Descrizione di un sistema a stati finiti
Macchina di Mealy
Macchina di Moore
Diagramma degli stati
Sistema sequenziale a memoria finita
Controllore
Sistemi equivalenti
Descrizione binaria di un sistema sequenziale
Implementazione canonica (di Huffman-Moore) di una rete sequenziale
Implementazione binaria di una rete sequenziale
Gated latch
Condizione di corsa (race condition) del gated latch
Edge-triggered cell
Implementazione padrone-schiavo
Flip-flop D
Caratteristiche temporali di una rete sequenziale
Analisi di una rete sequenziale canonica
Progettazione di una rete sequenziale canonica
Flip-flop Set-Reset (SR)
Flip-flop JK
Flip-flop Toggle (T)
Analisi di una rete con i flip-flop
Progettazione di una rete con i flip-flop