I contenuti di questa pagina costituiscono rielaborazioni personali del Publisher di informazioni apprese con la frequenza delle lezioni e lo studio autonomo di eventuali testi di riferimento in preparazioneall’esame finale o della tesi. Non devono intendersi come materiale ufficiale dell’università attribuibile al docente del corso o al relatore
…continua

Filtra per

Tutte le tipologie

Ordina

Filtra

Appunti di Reti logiche

Esame Reti Logiche

Facoltà Ingegneria dell'informazione

Dal corso del Prof. W. Fornaciari

Università Politecnico di Milano

Appunto
4,5 / 5
Appunti di reti logiche basati su appunti personali del publisher presi alle lezioni del prof. Fornaciari, dell’università degli Studi del Politecnico di Milano - Polimi, facoltà di ingegneria dell'informazione, Corso di laurea in ingegneria informatica. Scarica il file in formato PDF!
...continua

Esame Reti logiche

Facoltà Ingegneria

Appunto
4,5 / 5
Personali Appunti elaborati dal gruppo "appuntiDiIngegneria", composto da 4 giovani ingegneri informatici. Gli appunti fanno riferimento all'università degli studi della Campania Luigi Vanvitelli (ex Sun), ma per la loro completezza e generalità possono essere utilizzati come materiale didattico di supporto per le discipline in questione di tutte le università e/o corsi specifici di Italia. Questo documento in particolare contiene una completa descrizione di "reti logiche", viene riportato un indice degli argomenti trattati: 1.0. Reti Logiche 1.1. Algebra di Boole 1.1.1. Minimizzazione di Funzioni Booleane (mintermini, maxtermini) 1.1.2. Metodo delle Mappe di Karnaugh 1.1.3. Metodo di Quine-Mc Cluskey 1.2. Progettazione di Macchine Combinatorie 1.2.1. Macchine Combinatorie notevoli 1.2.1.1. Multiplexer 1.2.1.2. Demultiplexer 1.2.1.3. Decoder 1.2.1.4. Encoder 1.2.1.5. Rete di Priorità 1.2.1.6. Half Adder 1.2.1.7. Full Adder 1.2.2. Composizione di Macchine Combinatorie 1.2.2.1. Sommatore Ripple-Carry 1.2.2.2. Sommatore Carry Lookahead 1.2.2.3. Sottrattore 1.2.2.4. Moltiplicatore 1.2.2.5. Multiplexer e Demultiplexer Composti ad Albero 1.2.3. Tempificazione delle Macchine Combinatorie (Alee statiche, alee dinamiche, alee transienti, multiple, ad impulsi concomitanti) 1.3. Progettazione di Macchine Sequenziali 1.3.1. Modelli di Mealy e Moore 1.3.2. Modello di Huffman 1.3.3. Flip-Flop 1.3.3.1. Flip-Flop RS Fondamentale 1.3.3.2. Flip-Flop D 1.3.3.3. Flip-Flop T 1.3.3.4. Flip-Flop JK 1.3.3.5. Flip-Flop JK-RS 1.3.3.6. Tempificazione Master-Slave 1.3.3.7. Flip-Flop Pilotati 1.3.4. Progettazione di Macchine Sincrone (RESET, METODO DEGLI ECCITAMENTI) 1.3.5. Minimizzazione degli Stati (criterio di Paull-Unger) 1.3.6. Progettazione di Macchine Asincrone (Modo Fondamentale di Funzionamento di una Macchina Asincrona, GRAFO DELLE ADIACENZE) 1.3.7. Macchine Sequenziali Notevoli 1.3.7.1. Contatori Modulo N 1.3.7.2. Shift Register 1.4. Dispositivi Logici Programmabili (CPLD, FPGA, PAL, PLA, ROM)
...continua
Dalla prima pagina dell'anteprima potete trovare il programma del corso dettagliato, mentre qui nella descrizione trovate una versione sintetica del programma appunti completi del corso di reti logiche, Tutta la teoria su: - codifica binaria, funzioni booleane e porte logiche, minimizzazioni di funzioni booleane con mappe di karnaugh e quine-Mc Cluskey - Progettazione di Macchine combinatorie - macchine combinatorie elementari (multiplexer, demultiplexer, reti di priorità, macchine aritmetiche (half adder, full adder...), macchine composte (sommatore ripple carry, sommatore carry l ookahead.....) - Progettazione di macchine sequenziali - macchie sequenzaili notevoli (contatore, shift register, Flip Flop T,D,RS,JK, descritti compresi di automi e diagrammi di timing in Edge trigger sul fronte di salita, discesa, e in Master Slave, FF pilotati) --Progettaqzione con metodo degli eccitamenti e reset delle macchine sequenzali -minimizzazione degli stati con Paull-Unger -dispositivi logici programmabili , dispositivi di memoria, interfacciamento device-memoria. Trovate in questo documento centinaia di esercizi svolti su: - Mappe di karnaugh (e 3-4 esercizi svolti anche su Quine Mc Cluskey) - macchine combinatorie -macchine sequenziali sincrone(automi + codifica + mappe + circuito finale compreso di eccitamenti e reset) -macchine asincrone - esercizi vari su dùfunzioni booleane, diagrammi timing, minimizzazione degli stati, reset e alee
...continua
Nella prima pagina dell'anteprima trovate il programma del corso. appunti completi del corso di reti logiche, Tutta la teoria su: - codifica binaria, funzioni booleane e porte logiche, minimizzazioni di funzioni booleane con mappe di karnaugh e quine-Mc Cluskey - Progettazione di Macchine combinatorie - macchine combinatorie elementari (multiplexer, demultiplexer, reti di priorità, macchine aritmetiche (half adder, full adder...), macchine composte (sommatore ripple carry, sommatore carry l ookahead.....) - Progettazione di macchine sequenziali - macchie sequenzaili notevoli (contatore, shift register, Flip Flop T,D,RS,JK, descritti compresi di automi e diagrammi di timing in Edge trigger sul fronte di salita, discesa, e in Master Slave, FF pilotati) --Progettaqzione con metodo degli eccitamenti e reset delle macchine sequenzali -minimizzazione degli stati con Paull-Unger -dispositivi logici programmabili , dispositivi di memoria, interfacciamento device-memoria. Troivate in questo documento centinaia di esercizi svolti su: - Mappe di karnaugh (e 3-4 esercizi svolti anche su Quine Mc Cluskey) - macchine combinatorie -macchine sequenziali sincrone(automi + codifica + mappe + circuito finale compreso di eccitamenti e reset) -macchine asincrone - esercizi vari su dùfunzioni booleane, diagrammi timing, minimizzazione degli stati, reset e alee
...continua

Esame Reti Logiche

Facoltà Ingegneria

Dal corso del Prof. M. Ortolani

Università Università degli Studi di Palermo

Appunto
4,5 / 5
Tutto il necessario per superare l'esame di Reti Logiche di ingegneria informatica, appunti presi a lezione (Ortolani - Università degli studi di Palermo 17/18) integrati con il libro. Gli appunti sono presi su iPad nell'applicazione Notability usando Apple Pencil.
...continua

Esame Reti logiche

Facoltà Ingegneria

Dal corso del Prof. V. Cantoni

Università Università degli Studi di Pavia

Appunto
5 / 5
Appunti del corso di Reti Logiche tenuto da Virginio Cantoni: sono presenti alcuni esercizi risolti e delle informazioni di base, utili soprattutto per chi non ha seguito le lezioni. Si consiglia però di associare a questi appunti altro materiale. Scarica il file in PDF!
...continua

Esame Reti Logiche

Facoltà Ingegneria dell'informazione

Dal corso del Prof. F. Salice

Università Politecnico di Milano

Appunto
3 / 5
Appunti completi del corso Reti Logiche tenuto dal prof Fabio Salice al Politecnico di Milano. Argomenti trattati: - Algebra di Boole - Metodo di Karnaugh - Metodo di Quine McCluskey - Metodo di Quine McCluskey per più funzioni - Metodi euristici - Sintesi multilivello - Aritmetica dei Calcolatori - Registri e bistabili - Sintesi sequenziale sincrona - Ottimizzazione di reti sequenziali sincrone completamente specificate - Ottimizzazione di reti sequenziali sincrone non completamente specificate - Assegnamento degli stati a reti sequenziali sincrone - Contatori - Dispositivi programmabili
...continua

Esame Reti logiche

Facoltà Ingegneria

Esercitazione
3 / 5
Prova d'esame di Reti Logiche, professor Roberto Canonico, corso di laurea in ingegneria informatica. Il test risale al febbraio 2004 e presenta quattro esercizi completi di diagrammi descrittivi e schemi. Tra le richieste, disegnare il diagrammi degli stati per una macchina sequenziale sincrona..
...continua

Esame Reti logiche

Facoltà Ingegneria

Esercitazione
Esercitazione per la prova d'esame di Reti logiche del professor Fadini. Nel testo sono presenti diversi quesiti a cui poter rispondere, tra i quali: - illustrato in figura un circuito, si riprogetti la rete in forma minima a due livelli facendo uso soltanto di porte NAND; - progettare un riconoscitore di sequenza come macchina sincrona a sincronizzazione esterna; - dimostrare che qualsiasi funzione booleana può essere espressa in forma algebrica come prodotto di somme di letterali.
...continua
Esercizi risolti per l'esame di Reti Logiche del professor Roberto Canonico, cdl in ingegneria informatica. Tra i contenuti troviamo i codici binari e conversioni di base, somme e sottrazioni tra numeri binari, la codifica BCD, moltiplicazione e divisione tra numeri binari ecc
...continua
appunti di reti logiche per l'esame del professor De Carlini. Gli argomenti trattati sono: rappresentazione grafica di uno schema full adder. in ingresso: Carry in, input a, input b, half hadder, full adder; in uscita: sum, carry out. All'interno porte logiche.
...continua

Esame Reti logiche

Facoltà Ingegneria

Esercitazione
esercizi di reti logiche per l'esame del professor De Carlini. Gli argomenti trattati sono: transcodificatore, calcolo variabili booleane di uscita, disegno circuito con porte NAND, diagramma degli stati, minimizzazioni, macchina sequenziale, flip-flop di tipo T, Descrizione caratteristiche di un demultiplexer
...continua

Esame Reti logiche

Facoltà Ingegneria

Esercitazione
esercizi di reti logiche per l'esame del professor De Carlini. Gli argomenti trattati sono: determinare espressione booleana in forma P e S, minimizzazione, circuiti con sole porte NAND e con solo porte NOR, minimizzazioni con il metodo di Paull e Unger, progettare macchina sequenziale assumendo l’impiego di flip-flop di tipo T, problema dell’alea statica.
...continua

Esame Reti logiche

Facoltà Ingegneria

Esercitazione
4 / 5
Esercizi di Reti logiche per l'esame del professor Picariello. Gli argomenti trattati sono: realizzazione di una macchina sincrona, funzione logica, tabella di verità, mappa di Karnaugh, funzione minima in forma di somma di prodotti, alea combinatori, alea multipla, alea statica, alea dinamica.
...continua

Esame Reti logiche

Facoltà Ingegneria

Esercitazione
Esercizi di Reti logiche per l'esame del professor Picariello. Gli argomenti trattati sono: progettazione di una rete sequenziale sincrona di Mealy atta al controllo di un distributore automatico di penne; Progettazione di macchina combinatoria, determinando le espressioni in forma NAND per le uscite, stati equivalenti, stati compatibili, macchine sequenziali equivalenti, inclusione tra macchine sequenziali.
...continua

Esame Reti logiche

Facoltà Ingegneria

Esercitazione
Esercitazione per l'esame di Reti Logiche del professor Roberto Canonico, corso di laurea in ingegneria informatica. Il documento presenta vari tipi di esercizi, tra cui conversioni di numeri in base decimale binaria ed esadecimale, schemi di potre logiche..
...continua
Soluzioni all'esercitazione ex primi per l'esame di reti logiche del professor Roberto Canonico. Nel documento sono presenti una per una le risposte del test, i numeri convertiti, le tabelle compilate e le domande aperte con relative risposte complete.......
...continua

Esame Reti logiche

Facoltà Ingegneria

Esercitazione
4 / 5
Esercitazione per l'esame di reti logiche del professor Roberto Canonico sul riconoscitore di codice 8-4-2-1. Il documento presenta il problema di costruire una rete nella quale devono entrare serialmente i bit di un codice decimale 8-4-2-1 a partire da quello meno significativo e dalla quale esce un segnale impulsivo che individua se i quattro bit costituiscono o meno una delle dieci parole codice previste. Con soluzione.
...continua

Esame Reti logiche

Facoltà Ingegneria

Esercitazione
Traccia d'esame di Reti Logiche del prof. Canonico sull'esame del 24/01/2005 su: rete sequenziale sincrona di Mealy, circuiteria, diagramma degli stati completo, progettare la macchina sequenziale, comportamento della rete sequenziale, forme NAND e NOR.
...continua