Reti Logiche

Name: Reti Logiche
Rating: 4.5 (2 reviews)
Author: appuntiDiIngegneria94

Revisionato il 02/06/2026

di appuntiDiIngegneria94

Publisher

Vota 4,5/5 (2)

Contenuto verificato e approvato dal Team di Esperti di Skuola.net

Gli appunti fanno riferimento all'università degli studi della Campania Luigi Vanvitelli (ex Sun), ma per la loro completezza e generalità possono essere utilizzati come materiale didattico di supporto per le discipline in questione di tutte le università e/o corsi specifici di Italia.

Questo documento in particolare contiene una completa descrizione di "reti logiche", viene riportato un indice degli argomenti trattati:

1.0. Reti Logiche
1.1. Algebra di Boole
1.1.1. Minimizzazione di Funzioni Booleane (mintermini, maxtermini)
1.1.2. Metodo delle Mappe di Karnaugh
1.1.3. Metodo di Quine-Mc Cluskey
1.2. Progettazione di Macchine Combinatorie
1.2.1. Macchine Combinatorie notevoli
1.2.1.1. Multiplexer
1.2.1.2. Demultiplexer
1.2.1.3. Decoder
1.2.1.4. Encoder
1.2.1.5. Rete di Priorità
1.2.1.6. Half Adder
1.2.1.7. Full Adder
1.2.2. Composizione di Macchine Combinatorie
1.2.2.1. Sommatore Ripple-Carry
1.2.2.2. Sommatore Carry Lookahead
1.2.2.3. Sottrattore
1.2.2.4. Moltiplicatore
1.2.2.5. Multiplexer e Demultiplexer Composti ad Albero
1.2.3. Tempificazione delle Macchine Combinatorie (Alee statiche, alee dinamiche, alee transienti, multiple, ad impulsi concomitanti)
1.3. Progettazione di Macchine Sequenziali
1.3.1. Modelli di Mealy e Moore
1.3.2. Modello di Huffman
1.3.3. Flip-Flop
1.3.3.1. Flip-Flop RS Fondamentale
1.3.3.2. Flip-Flop D
1.3.3.3. Flip-Flop T
1.3.3.4. Flip-Flop JK
1.3.3.5. Flip-Flop JK-RS
1.3.3.6. Tempificazione Master-Slave
1.3.3.7. Flip-Flop Pilotati
1.3.4. Progettazione di Macchine Sincrone (RESET, METODO DEGLI ECCITAMENTI)
1.3.5. Minimizzazione degli Stati (criterio di Paull-Unger)
1.3.6. Progettazione di Macchine Asincrone (Modo Fondamentale di Funzionamento di una Macchina Asincrona, GRAFO DELLE ADIACENZE)
1.3.7. Macchine Sequenziali Notevoli
1.3.7.1. Contatori Modulo N
1.3.7.2. Shift Register
1.4. Dispositivi Logici Programmabili (CPLD, FPGA, PAL, PLA, ROM)"> Personali Appunti elaborati dal gruppo "appuntiDiIngegneria", composto da 4 giovani ingegneri informatici.Gli appunti fanno riferimento all'università degli studi della Campania Luigi …

Esame Reti logiche

Facoltà Ingegneria

Dal corso del Prof. Marrone Stefano

Università Università degli studi della Campania "Luigi Vanvitelli"

A.A. 2020-2021

66 pagine

1 download

Appunto

Scarica

Anteprima

Vedrai una selezione di 15 pagine su 66