Anteprima
Vedrai una selezione di 8 pagine su 33
Reti Logiche Pag. 1 Reti Logiche Pag. 2
Anteprima di 8 pagg. su 33.
Scarica il documento per vederlo tutto.
Reti Logiche Pag. 6
Anteprima di 8 pagg. su 33.
Scarica il documento per vederlo tutto.
Reti Logiche Pag. 11
Anteprima di 8 pagg. su 33.
Scarica il documento per vederlo tutto.
Reti Logiche Pag. 16
Anteprima di 8 pagg. su 33.
Scarica il documento per vederlo tutto.
Reti Logiche Pag. 21
Anteprima di 8 pagg. su 33.
Scarica il documento per vederlo tutto.
Reti Logiche Pag. 26
Anteprima di 8 pagg. su 33.
Scarica il documento per vederlo tutto.
Reti Logiche Pag. 31
1 su 33
D/illustrazione/soddisfatti o rimborsati
Disdici quando
vuoi
Acquista con carta
o PayPal
Scarica i documenti
tutte le volte che vuoi
Estratto del documento

B,0 C,0

D,0 E,0

F,0 G,0

H,0 I,0

L,0 M,0

N,0 O,0

P,0 Q,0

A,0 A,0

A,0 A,1

A,0 A,1

A,0 A,1

A,0 A,1

A,0 A,1

A,0 A,0

A,0 A,1

B,C,F

B,F

B,F

B,H

B,H

D,E

D,E

DL,DM

GL,GM

DL,DM

GL,GM

EL,EM

FL,FM

EL,EM

FL,FM

BM,BN

EO,GO

BM,BN

EO,GO

F,N

F,N

F,N

F,N

F,N

F,N

BP,EP

AP,CA

BP,EP

AP,CA

BA,CA

FA,HA

IA,LA

IA,LA

NA,PA

N,PN

QA,QA

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

Analisi di circuiti sequenziali sincronici

  • Stato Presente al tempo (t) è presente in un array di FF
  • Stato Futuro al tempo (t+1) è funzione booleana di Stato P. e input
  • Outputs al tempo (t) è funzione Booleana di Stato e (non sempre) input

Es:

Next State

Output

  • A(t+1) = A(t)x(t) + x(t)B(t)
  • B(t+1) = A(t)x(t)
  • Y(t) = x(t)(A(t) + B(t))
  1. Costruzione tabella Stati
PS Input Next State Output A(t) B(t) x(t) A(t+1) B(t+1) Y(t) 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 1 1 0 1 0 0 0 0 1 1 0 1 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0

Riconoscitore di sequenza: 1101 (Mealy)

4 stati:

Dal diagramma ricavo tab stati:

PS FS OUT A A B 0 0 B A C 0 0 C A C 0 0 D A B 0 1

Riconoscitore sequenza 1101 (Moore)

Aggiungo stato E con output 1. Per il resto copia le medesime transizioni di B.

Tab stati:

PS FS OUT A A B 0 B A C 0 C A C 0 D A E 0 E A C 1

- Contatori asincroni:

- Hazard:

  • logic hazard = può essere eliminato con un’opportuna rete combinatoria.
  • function hazard = deriva dal come la funzione è stata implementata e non può essere risolto usando la logica combinatoria di base.

Consideriamo gli h. logici: l’effetto del cambio di una variabile riesce a propagarsi nel circuito prima che un’altra variabile sia permesso di commutare. (Caso cambio di input singolo) ex 00 -> 01, 10, 11;

Single Input change static hazard (SICS hazard)

Cambio momentaneo dell’output dovuto al cambio di una singola variabile di input, quando il valore dell’output dovrebbe rimanere costante.

Encoding:

processo opposto al decoding. Ex: decimal → BCD

input: 0 - 9 = D0 ... D9

output: A3 A2 A1 A0 (codice BCD)

A3 = { D8 }

A2 = { D4 D5 D6 D7 }

A1 = { D2 D3 D6 D7 }

A0 = { D1 D3 D5 D7 D9 }

faccio una K-Map per ogni cifra BCD:

BCD

BCD → decimal = decoder

0000 = 0

0001 = 1

... D ... 0010 = 2

Contatore Modulo 8

PS

  • 000 001 0 0 1
  • 000 010 0 1 1
  • 001 011 0 0 1
  • 010 100 1 0 1
  • 011 101 1 1 1
  • 100 110 0 0 1
  • 101 111 0 0 1
  • 110 000 1 1 1
  • 111 000 1 1 1

T2 = Q1Q0

T1 = Q0

T0 = 1

Analizzatore sequenziale

S1 = Q2 x

R1 = Q0 x

S2 = x Q1

R2 = Q1 x

RA = x' Q2

U = Q2Q1' + Q1Q0'

Σe con Tison e Σm con Pet),ick

y = x̅₁ x̅₃ x̅₄ + x̅₁ x̅₂ x̅₃ x̅₄ + x̅₂ x̅₃ x̅₄ + x̅₁ x̅₂ + x̅₁ x̅₂ x₄

x₁: x̅₁ x̅₂ x̅₃ x₄ + x̅₁ x̅₂ x₄

y = x̅₁ x̅₃ x̅₄ + x̅₂ x̅₃ + x̅₂ x₄ + x̅₁ x̅₂ + x̅₂ x̅₃ x₄ + x̅₂ x̅₃ x₄

x₂: x̅₂ x̅₃ x₄ + x̅₂ x̅₃ + x̅₃ x̅₄

y = x̅₁ x̅₂ x̅₃ + x̅₁ x₂ + x̅₁ x̅₂ + x̅₂ x₃ + x̅₁ x̅₂ x₄ + x̅₃ x₄

x₃: no 1 y: x̅₁ x₂ x̅₃ + x̅₂ x̅₃ + x₃ x₄ + x̅₁ x̅₂ x₄

F = x̅₁ x̅₂ x̅₃

F = x̅₁ x₂ x̅₃ x₄ + x̅₁ x̅₃ x₂ + x̅₂ x̅₃ x₄ + x₂ x̅₃ x₄ + x₁ x₂ + x₁ x₂ x₄

x₃: x̅₃ x₄ + x̅₃ x₄ + x̅₂ x̅₃

F = x̅₁ x̅₂ x̅₃ x₄ + x̅₂ x₃ x̅₄ + x₁ x₂ x̅₃ + x̅₁ x̅₄ x₄ + x̅₂ x₃ + x̅₂ x₃ x₄

x₂: x̅₂ x₃ x̅₄ + x̅₃ x₄ + x₁ x₄ x̅₃ x₄ + x₁ x₄

F = x̅₁ x̅₂ x₄ x₄ + x₁ x₄ x₂ + x₂ x₄ x̅₃ + x̅₃ + x₂ x̄₂ x₄ + x₄ x₄

x₄: x̅₁ x₃

F = x̅₁ x̅₂ + x̅₂ x̅₃ + x̅₂ x₄ + x̅₁ x₄ + x̅₃ x̅₂

(B + )E(B + (C)E)E(C)C(C

)C(A)B

A + B' + D + D )A (A D(C)C)(D) D

= A E D

Σm: x' x̅₁ x̅₂ + x̅₃ x₄

A = { 1 0 * * } = {8, 9, 10, 11}

B = { * 0 0 * } = {0, 1, 8, 9}

C = { + 0 0 + 1 } = {1, 5, 9, 13}

D = { 1 1 + 1 } = {9, 11, 13, 15}

E = { 0 + 0 + } = {0, 1, 4, 5}

0: BE 1: BCE

4: E 5: CE

6: B A B ↲ 9: A B C D

10: A 11: A D

13: C D 15: D

ES

esame minimo stab corde centrle

  • ba
  • ca, cb
  • ca bc cb cd
  • fac, fad, fae

α [a, b, c]

β [d, e, f]

α = β

PS SR 0 0 → SR 1 1 → 10
Dettagli
Publisher
A.A. 2017-2018
33 pagine
2 download
SSD Ingegneria industriale e dell'informazione ING-INF/05 Sistemi di elaborazione delle informazioni

I contenuti di questa pagina costituiscono rielaborazioni personali del Publisher UNSIGNED di informazioni apprese con la frequenza delle lezioni di Reti logiche e studio autonomo di eventuali libri di riferimento in preparazione dell'esame finale o della tesi. Non devono intendersi come materiale ufficiale dell'università Università degli Studi di Pavia o del prof Cantoni Virginio.