Lezioni, Elettronica Digitale

Elettronica digitale

9 luglio 2010

Tutto il materiale raccolto in questo documento appartiene ai legittimi pro-

prietari. Gli autori di questo documento declinano ogni possesso e/o respon-

sabilità dei contenuti. Questo lavoro è da considerarsi senza ni di lucro. Le

immagini contenute appartengono ai testi indicati in bibliograa. La riprodu-

zione di tali appunti è nalizzata alla preparazione dell'esame di Elettronica

Digitale. Tanto ci era dovuto. 1

Indice

1 Fondamenti dei circuiti digitali 4

1.1 Gestione del rumore . . . . . . . . . . . . . . . . . . . . . . . . . 5

1.1.1 Caso analogico . . . . . . . . . . . . . . . . . . . . . . . . 5

1.1.2 Caso digitale . . . . . . . . . . . . . . . . . . . . . . . . . 5

1.2 L'invertitore ideale . . . . . . . . . . . . . . . . . . . . . . . . . . 5

1.3 Interruttore reale . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

1.3.1 Caratteristica di trasferimento e margini di rumore . . . . 7

1.3.2 Margini di rumore . . . . . . . . . . . . . . . . . . . . . . 8

1.3.3 Tempo di propagazione . . . . . . . . . . . . . . . . . . . 10

1.3.4 Potenza dissipata . . . . . . . . . . . . . . . . . . . . . . . 12

1.3.5 Prodotto ritardo-potenza dissipata . . . . . . . . . . . . . 13

1.3.6 Fan-in e fan-out . . . . . . . . . . . . . . . . . . . . . . . 14

1.4 Porte logiche elementari . . . . . . . . . . . . . . . . . . . . . . . 14

1.4.1 Realizzazione NOR . . . . . . . . . . . . . . . . . . . . . . 14

1.4.2 Realizzazione NAND . . . . . . . . . . . . . . . . . . . . . 16

2 Il transistore MOS 17

2.0.3 Creazione del canale . . . . . . . . . . . . . . . . . . . . . 18

V

2.0.4 Funzionamento con piccola . . . . . . . . . . . . . . . 19

DS

v

2.0.5 Funzionamento con più elevata . . . . . . . . . . . . 20

DS

2.1 La tensione di soglia . . . . . . . . . . . . . . . . . . . . . . . . . 21

2.1.1 Eetto Body . . . . . . . . . . . . . . . . . . . . . . . . . 22

2.2 Caratteristiche corrente-tensione . . . . . . . . . . . . . . . . . . 24

3 Porte logiche NMOS 28

3.1 N-MOS ad arricchimento . . . . . . . . . . . . . . . . . . . . . . 28

3.2 P-MOS ad arricchimento . . . . . . . . . . . . . . . . . . . . . . . 28

3.3 MOS a svuotamento . . . . . . . . . . . . . . . . . . . . . . . . . 29

3.4 Invertitore N-MOS con carico resistivo . . . . . . . . . . . . . . . 29

3.4.1 Analisi analitica . . . . . . . . . . . . . . . . . . . . . . . 29

3.4.2 Analisi graca . . . . . . . . . . . . . . . . . . . . . . . . 29

3.5 MOS come carico attivo . . . . . . . . . . . . . . . . . . . . . . . 31

3.5.1 N-MOS ad arricchimento, con i terminali G e D connessi 31

3.5.2 N-MOS ad arricchimento, con i terminali G e S connessi . 31

3.5.3 N-MOS a svuotamento con Gate connessa a Source . . . . 32

3.5.4 P-MOS come carico attivo . . . . . . . . . . . . . . . . . . 33

3.5.5 Potenza dissipata da un transistor NMOS . . . . . . . . . 33

2

4 Transistor C-MOS 34

4.1 L'invertitore C-MOS . . . . . . . . . . . . . . . . . . . . . . . . . 35

4.1.1 Caratteristica di trasferimento e margini di rumore . . . . 37

4.1.2 Comportamento dinamico e tempo di propagazione . . . . 41

4.1.3 Potenza dissipata . . . . . . . . . . . . . . . . . . . . . . . 43

5 Porte logiche elementari C-MOS 46

6 Circuiti combinatori 49

6.1 L'addizionatore binario . . . . . . . . . . . . . . . . . . . . . . . . 50

6.2 Full Adder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

6.3 Il sottrattore . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

6.4 Il decodicatore . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

6.5 Il codicatore . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

6.6 Demultiplexer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

6.7 Multiplexer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

6.8 PLA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

7 Strutture C-MOS per circuiti VLSI 57

7.1 Logiche con porte di trasmissione . . . . . . . . . . . . . . . . . . 57

7.1.1 Porte logiche elementari con porte di trasmissione . . . . 58

7.2 Logica Dinamica . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

7.2.1 Logica dinamica monofase - Esempio 1 . . . . . . . . . . . 62

7.2.2 Logica dinamica monofase - Esempio 2 . . . . . . . . . . . 63

7.3 Logica dinamica a due fasi . . . . . . . . . . . . . . . . . . . . . . 64

7.4 Logica dinamica Domino . . . . . . . . . . . . . . . . . . . . . . . 64

7.5 Confronto tra le logiche dinamiche . . . . . . . . . . . . . . . . . 64

8 Circuiti sequenziali 66

8.1 Circuiti bistabili: i Latch . . . . . . . . . . . . . . . . . . . . . . 66

8.2 Il latch S-R . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

8.3 Flip-Flop sincronizzatti . . . . . . . . . . . . . . . . . . . . . . . 68

8.4 Flip-Flop JK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

8.5 Flip-Flop master-slave . . . . . . . . . . . . . . . . . . . . . . . . 69

8.6 Flip-Flop D e T . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

8.7 Registri e contatori . . . . . . . . . . . . . . . . . . . . . . . . . . 73

9 Programma 75

3

Figura 1.1: Elaborazione dei segnali mediante circuiti analogici o digitali

Capitolo 1

Fondamenti dei circuiti

digitali

Lo scopo di questo corso è quello di capire come sono fatte le porte logiche al

loro interno. L'elettronica digitale permette di eettuare le operazioni binarie

basate su due livelli di tensione: alto (1) e basso (0). In natura esistono due

modi per controllare un sistema sico. Il primo, controllo analogico, prevede

un trasduttore tra grandezza sica e numerica ed un blocco di controllo che

ha come ingressi la grandezza numerica e la grandezza di rifermento. In uscita

abbiamo il valore desiderato.

controllo digitale

Il secondo è un . Oltre ai blocchi descritti in precendenza,

prevede due ulteriori blocchi: convertitore A/D (Analogico/Digitale), inserito

tra la grandezza numerica e quella desiderata (inviata all'elaboratore) e l'uscita

dell'elaboratore sarà una varibile digitale che andrà in ingresso ad un conver-

titore D/A, che riporta la grandezza digitale nel sistema reale analogico. La

gura 1.1 ne mostra lo schema a blocchi.

4

1.1 Gestione del rumore

1.1.1 Caso analogico

t̄

Si suppone che all'istante si sovrapponga un rumore al segnale in ingresso.

Supponendo un rumore additivo, si ha che il segnale è composto dalla somma

segnale ideale + rumore

, che si protrae nel tempo.

Per il corretto funzionamento di un blocco analogico, bisognerebbe garantire

un rapporto SNR in ingresso maggiore di quello in uscita.

1.1.2 Caso digitale t̄

Nel caso digitale, si suppone che all'istante sovraggiunga un rumore. Per

tensione di

distinguere il valore alto (1) e il valore basso (0), si denisce una

soglia : − V

V V H

H L =

V =

SL 2 2

V =0

L

Per avere un'idea qualitativa dell'eetto del rumore sul segnale digitale, basta

se il rumore risulta minore della soglia

considerare il fatto che , il circuito

digitale non ne risente e continua a restituire in uscita il valore corretto previsto

reiezione ottima al rumore

( ). L'SNR in uscita è maggiore di quello in ingres-

so, grazie alla proprietà di ripristino dei blocchi digitali, che rigenerano il valore

logico ad ogni stadio. In un circuito digitale è possibile applicare nativamente

l'algebra di Boole .

1.2 L'invertitore ideale

L'invertitore è un circuito che abbina alla caratteristica di trasferimento a soglia

la funzione di inversione dei livelli logici dei segnali. È realizzato mediante un

V V

interruttore ideale pilotato dalla variabile di ingresso (una tensione). Se è

I I

+

V

superiore alla soglia l'interruttore è chiuso, diversamente è aperto. Quando

2 V

l'interruttore è aperto la tensione di uscita è quella dell'alimentazione perchè

O

R

non circola corrente nella resistenza ; quando l'interruttore è chiuso la tensione

+

V V R

è nulla e tutta la tensione cade sulla resistenza . I segnali in ingresso

O

con valori inferiori alla soglia vengono riportati in uscita al livello logico alto

+

V 0

, mentre quelli superiori alla soglia al livello logico basso . La funzione

NOT

logica realizzata dall'invertitore è quindi la funzione Booleana descritta

dalla relazione Y = N OT A = A

Nei circuti elettronici la funzione dell'interruttore comandato è realizzata dai

dispositivi attivi a tre terminali (MOS, BJT).

1.3 Interruttore reale

L'interruttore reale viene realizzato tramite transistor: MOS o BJT. Entrambi

i transistor approssimano bene la condizione di circuito aperto (OFF dell'inter-

ruttore). 5

Figura 1.2: Ripristino dei livelli logici di un segnale con un circuito a soglia

ideale

• V < V nel MOS

GS t

• V < 0.7V nei BJT

BE

Sfortunatamente i due tipi di transistor non approssimano il comportamento

ideale della condizione ON dell'interruttore. La gura 1.4 mostra invece la

caratteristica di trasferimento di un invertitore reale, che purtroppo si discosta

notevolmente da quella ideale. Nello specico, la caratteristica di trasferimento

V V

appena mostrata considera e costanti.

I O

Oltre che staticamente, un circuito digitale deve essere denito anche attra-

verso i suoi parametri dinamici:

A - La potenza dinamica dissipata, cioè dissipata durante la transizione del-

l'uscita;

B - Il tempo di risposta, il tempo necessario al circuito per rispondere corret-

tamente ad una variazione signicativa dell'ingresso;

C - La potenza dissipata statica, cioè dissipata nello stato alto (o basso)

dell'uscita.

Noti questi parametri è possibile denire il numero massimo di transistor che è

possibile integrare su un unico chip. 6

Figura 1.3: Ripristino dei livelli logici con l'invertitore ideale

Figura 1.4: Caratteristica di un invertitore reale

1.3.1 Caratteristica di trasferimento e margini di rumore

La caratteristica di trasferimento di un invertitore reale (intesa come il legame

V V

graco tra la tensione di uscita e quella di ingresso ) non presenta una

0 I

V

discontinuità per il valore della soglia logica , ma assume in generale un

S

andamento caratteristico dei due tratti a debole pendenza interconnessi da un

tratto ad elevata pendenza, corrispondente al passaggio del circuito dallo stato

di uscita alta (bassa) a quello di uscita bassa (alta).

Nei circuiti digitali i segnali di ingresso vengono tipicamente forniti dalle

uscite di altri circuiti digitali (dello stesso tipo e tecnologia) connessi a monte

del circuito in esame.

La gura 1.5 mostra una serie di invertitori in cascata. Considerata una

7

Figura 1.5: a) Catena di invertitori; b) costruzione graca per la detrerminazione

dei valori nominali di ingresso e di uscita; c) grandezze caratteristiche della

funzione di trasferimento

generica funzione di trasferimento uguale per ciascun invertitore, si possono de-

nominali

nire i valori dei livelli logici basso ed alto, rispettivamente in ingresso

ed in uscita, in assenza di disturbi eventualmente sovrapposti ai segnali stessi.

V è il valore della tensione di uscita alta dell'invertitore corrispondente

OHnom V

all'ingresso basso nominale ;

ILnom

V è il valore della tensione di uscita bassa, corrispondente all'ingresso alto

OLnom V

nominale .

IHnom

V è il massimo valore della tensione di ingresso per il quale l'uscita è an-

ILmax V

cora al valore alto , corrispondente al punto in cui la caratteristica

OHmin −1

presenta una tangente con inclinazione pari a ;

V è il minimo valore della tensione di ingresso per il quale l'uscita è ancora

IHmin V

al valore basso , corrispondente ancora al punto in cui la tangente

OLmax −1

alla curva ha inclinazione .

1.3.2 Margini di rumore

Abbiamo detto che la caratteristica fondamentale è quella di rigettare eventuali

disturbi prensenti in ingresso. Tali disturbi (rumori) sono variazioni aleatorie

dei livelli di tensione e corrente che si hanno nelle interconnessioni tra le por-

te. Le cause principali della formazione di tali rumori sono prevalentemente

dovute a cause interne al circuito e più raramente ad interferenze elettriche.

Principalmente consideriamo le variazioni di rumore sulle linee di alimentazione

8

Figura 1.6: Denizione dei margini di rumore

e di massa dovute alle correnti di alimentazione assorbite dalle porte e dalle pi-

ste metalliche; anche gli eetti di accoppiamento mutuo tra le interconnessioni

possono produrre disturbi. La caratteristica di trasferimento dell'inverter reale

(gura 1.5) ha una minore capacità di ripristino dei livelli logici. Pertanto si

distinguono altri due valori caratteristici, oltre a quelli nominali:

V

* è il massimo valore in ingresso per cui l'uscita presenta valore

IL

M AX

V

alto OH

min

V

* è il minimo valore in ingresso per cui l'uscita presenta valore

IH

min

V

basso OL

max −1

I punti corrispondenti ad una pendenza della curva separano quindi per così

dire le regioni della caratteristica con guadagno minore di uno (attenuazione) da

quelle con guadagno maggiore di uno (amplicazione). Un eventuale disturbo

sovrapposto alla tensione di ingresso verrà attenuato se il segnale di ingresso è

V V

inferiore (superiore) a ( ), mentre verrà al contrario amplicato

ILmax IHmin

V V

per segnali compresi tra e , portando gli invertitori successivi

ILmax IHmin

in stati logici diversi da quelli previsti, in dipendenza del numero di invertitori

1

(pari o dispari) e del segno del disturbo (positivo o negativo).

Come intuibile, bisogna far lavorare l'inverter sempre nella zona a penden-

| −

< 1|

za . Nella gura 1.6 compaiono:

N M per l'ingresso alto (il massimo valore d'errore con ingresso alto che non

H

viene avvertito dal sistema): −

N M = V V

H OH IH

nom min

N M

e che e' il margine di rumore per l'ingresso basso:

L −

N M = V V

L IL OL

max nom

Per avvicinarsi al caso ideale occorre avere i massimi margini di rumore.

6

N M = N M

Nel caso in cui l'inverter abbia le prestazioni dell'inverter sono

H L

1 La gura 1.5 mostra l'inammissibilità del valore (soglia logica), in quanto in

V = V

I O

questo punto gli inverter funzionalmente è come se non esistessero.

9

Figura 1.7: Denizione delle grandezze dinamiche di un invertirore

determinate dal margine più piccolo, il più restrittivo. In un inverter ideale,

V = V ; in un buon inverter reale, l'intervallo deve essere minimizzato

IL IH

min

M AX

quanto più possibile.

V

La soglia logica è denita come il punto di intersezione della caratteri-

SL ◦

45

stica di trasferimento e una retta con pendenza di passante per l'origine.

1.3.3 Tempo di propagazione

Una caratteristica statica importante per i circuiti digitali è quella della rapidità

della risposta ai segnali logici che si presentano all'ingresso.

La gura 1.7 mostra le forme d'onda di un segnale in ingresso che passa dallo

zero logico all'uno logico (arrivo di un bit), e quella corrispondente all'uscita

t t

dell'invertitore. Si deniscono tempi di salita e di discesa gli intervalli di

r f 10% 90%

tempo corrispondenti rispettivamente al passaggio del segnale dal al

−

V V 90% 10%

della escursione logica e al passaggio dal al della stessa

OH OL

escursione. tempi di

Nel segnale in uscita si identicano come paramentri dinamici i

transizione t 90% 10%

: passaggio dal al dell'uscita (transizione alto-basso)

T HL

t 10% 90%

e : passaggio dal al dell'uscita (transizione basso-alto), mentre si

T LH tempi di propagazione t t

deniscono e gli intervalli di tempo corrispon-

P HL P LH

denti al ritardo tra il segnale di ingresso e l'uscita corrispondente, nel passaggi

V +V t t

50% OH OL . e identicano

per il valore del della escursione logica P HL P LH

2

un ritardo tra la presenza del segnale logico in ingresso e la sua elaborazione in

ritardo di propagazione

uscita. Il valore valore medio tra questi due ritardi è il

10 t

Figura 1.8: Oscillatore ad anello per la misura del tempo di propagazione P

t :

p t + t

P HL P LH

t = (1.1)

p 2

Il ritardo di propagazione è la grandezza dinamica più importante per i

circuiti logici. Esso denisce la minima durata che deve avere il segnale in

ingresso per provocare una variazione logica corrispondente in uscita e quindi

implicitamente vincola la massima frequenza con cui i bit si possono susseguire

in ingresso.

Il ritardo di propagazione è una grandezza additiva per i circuiti connessi

n

in cascata: nel passaggio attraverso una serie di porte logiche è dato dalla

P

t = t

somma dei singoli ritardi di propagazione di ogni porta: .

P T P i

n

Il ritardo di propagazione di un singolo invertirore è dicilmente misurabile.

oscillatore ad anello

Si ricorre ad una congurazione nota come che consiste in

n n t

una connessione in cascata di invertitori, con numero dispari e i degli

P

invertitori supposti uguali, riportando il segnale dell'ultimo stadio direttamente

all'ingresso del primo.

L'uscita di questo circuito oscilla periodicamente tra il valore logico alto

nt

e quello basso; in base al ritardo di propagazione complessivo , si ricava

P

T

una semplice relazione tra il periodo della forma d'onda, misurato con un

frequenzimetro, ed il ritardo di propagazione incognito del singolo invertitore

T

t = t