Anteprima
Vedrai una selezione di 4 pagine su 12
Prima prova propedeutica di Reti logiche Pag. 1 Prima prova propedeutica di Reti logiche Pag. 2
Anteprima di 4 pagg. su 12.
Scarica il documento per vederlo tutto.
Prima prova propedeutica di Reti logiche Pag. 6
Anteprima di 4 pagg. su 12.
Scarica il documento per vederlo tutto.
Prima prova propedeutica di Reti logiche Pag. 11
1 su 12
D/illustrazione/soddisfatti o rimborsati
Disdici quando
vuoi
Acquista con carta
o PayPal
Scarica i documenti
tutte le volte che vuoi
Estratto del documento

A - Prima Prova

Corso: Reti Logiche

1) Come rappresentare in virgola fissa a 8 bit , con la migliore approssimazione possibile, in formato "signed" il numero decimale: -3,22

Con la notazione sopra adottata qual è: (scrivere il valore in binario ed il suo corrispettivo decimale)

  • Il più grande numero positivo rappresentabile 0x44 1111111 = 3,9687510
  • Il più piccolo numero negativo rappresentabile 1x41000000 = -0,062510
  • Lo scarto tra due numeri consecutivi 000 000001 = 0,0312510

2) Su di un bus a 10 bit viaggiano dei dati codificati secondo il codice di Hamming con h=4. Supponendo che i quattro bit di controllo siano posizionati nelle posizioni 0 (il bit di parità globale) e successivamente nelle posizioni 1, 2, 4 e 8 e supponendo di ricevere le seguenti parole (scritte in esadecimale a 10 bit) riportare di seguito, ove possibile il codice originario trasmesso (scritto in codice esagesimale a 10 bit) in alternativa indicare la molteplicità di errore più probabile rilevata

  1. 0x3B5: La molteplicità più probabile di errore è 3
  2. 0x233: OK 33
  3. 0x264: OK 64
  4. 0x27C: La molteplicità più probabile di errore è 2

3) Come andrebbe svolta nel codice di Aiken la seguente operazione?

82-45

(Riportare lo svolgimento in bella copia)

4) Qual è la probabilità di un errore non rilevato quando si trasmetta un codice di 8 bit con peso costante uguale a 5 su di un canale con probabilità di errore pari a 0,1%? E se vi si aggiungesse un controllore di parità?

Prob. (senza controllore) = 0,0045 %

Prob. (con controllore) = 0,0045 %

5) La funzione in 5 variabili composta dai termini minimi

3 5 6 8 15 16 23 25 26 28 è simmetrica? In caso affermativo che funzione è e come si potrebbe realizzare ?

Per Questo sistema fornire contestualmente una descrizione Verilog VHDL con annessa una simulazione che ne evidenzi il corretto funzionamento.

6) La funzione in 4 variabili ABCD composta dai termini minimi 0,1,3,6 è decomponibile? Che funzione è?

(operare la verifica utilizzando le mappe di decomposizione sia con una che con due variabili indipendenti ove le variabili indipendenti siano rispettivamente A ed AB ), riportare di seguito lo schema di funzionamento finale della funzione:

7)

Il Numero a 10 bit espresso in esagesimale come “2BB” quanto vale in Decimale? Secondo quale algoritmo esso può essere convertito in BCD (riportare qui di seguito il valore in decimale ed in BCD e la procedura di conversione in bella copia)

8)

Secondo quale schema a transistors si potrebbe realizzare in CMOS la seguente funzione logica

F = (a + b) cd

ESERCIZIO 1

  • parte intera 3103 : 2 = 1 1
  • 0 : 2 = 0 0
  • 0 : 2 = 0 0
  • parte frazionaria 0,2210
  • 0,22 . 2 = 0,44 0
  • 0,44 . 2 = 0,88 0
  • 0,88 . 2 = 1,76 1
  • 0,76 . 2 = 1,52 1
  • 0,52 . 2 = 1,04 1
  • 0,04 . 2 = 0,08

complemento a 2 → 0 1,1 0 0 1 1 02

1,0 0 1 1 0 0 1+ con 8 bit a disposizione si ha

1 0 0,1 0 0 12

  • Il più grande numero positivo rappresentabile è
  • parte intera 0112 → 0 . 22 + 1 . 21 + 1 . 20
  • 310
  • parte frazionaria 111112 → 1 . 2-1 + 1 . 2-2 + 1 . 2-3 + 1 . 2-4 + 1 . 2-5
  • 34 / 32 = 0,9687510

3,9687510

  • Il più piccolo numero negativo (in valore assoluto) rappresentabile è
  • parte intera 1112 → (-1) . 22 + 1 . 21 + 1 . 20
  • -410
  • parte frazionaria 111112 → 1 . 2-1 + 1 . 2-2 + 1 . 2-3 + 1 . 2-4 + 1 . 2-5
  • 0,9687510

-0,0312510

Trascriviamo ora i valori di ogni variabile in corrispondenza dei termini minimi ed indichiamo il livello. Calcoliamo inoltre per ciascuna colonna il rapporto tra 1 e 0.

a b c d elivello 3 0 0 4 12 6 0 0 0 42 15 4 0 0 03 45 0 4 0 04 3/2, 3/2, 3/2, 3/2, 3/2 a b c d elivello 16 4 1 0 04 8 4 0 0 03 26 1 0 0 03 46 0 0 4 02 36 0 1 0 42 28 4 4 0 04 3/4, 3/4, 3/4, 3/4, 3/4

Negando le variabili non otteniamo una funzione simmetrica al contrario, negando le variabili a e b otteniamo una funzione simmetrica.

a b c d elivello 3 0 0 4 12 6 0 0 0 42 15 4 0 0 03 45 0 4 0 04 a b c d elivello 3 4 0 0 42 8 4 0 0 42 26 4 0 0 42 28 4 0 0 44

S0,a,b,x (a, b, c, d, e) = S* (z, c, e, d, e ) = S10 51

Per il teorema 5 delle funzioni simmetriche sappiamo che negando le variabili di una funzione simmetrica ottengo anche una funzione simmetrica di cui i livelli di simmetria sono il complemento a n dei livelli originali.

Otteniamo quindi una funzione simmetrica che è l'inverso della funzione simmetrica originaria. G = ((a b c, d))))

ESERCIZIO 7

2B616

2 · 162 + B · 161 + 6 · 160 =

2 · 25610 + 11 · 1610 + 6 · 110

51210 + 17610 + 6

69210

69210 → {

6 → 01102

9 → 10012

2B616 → 69210 → 37810

0010101101102

ESERCIZIO 8

Data la funzione F = (a + b) cd costruiamo la funzione

inversa utilizzando le mappe di Karnaugh

funzione diretta

  • cd \ ab
  • 00 01 11 10
  • 0 0 1 1 0
  • 1 1 0 0 1

(a + b) cd

funzione inversa

  • cd \ ab
  • 00 01 11 10
  • 0 1 0 0 1
  • 1 0 0 1 0

La funzione F può quindi essere espressa come

F: a‾b + cd

e può essere realizzata come nel seguente schema

Dettagli
Publisher
A.A. 2023-2024
12 pagine
SSD Ingegneria industriale e dell'informazione ING-INF/03 Telecomunicazioni

I contenuti di questa pagina costituiscono rielaborazioni personali del Publisher francy_a_s di informazioni apprese con la frequenza delle lezioni di Reti logiche e studio autonomo di eventuali libri di riferimento in preparazione dell'esame finale o della tesi. Non devono intendersi come materiale ufficiale dell'università Università degli Studi di Trieste o del prof Marsi Stefano.