Esami svolti di Reti logiche

Prova scritta di Reti Logiche - Domande di Teoria

19 luglio 2018 - Aula 6.2

DOMANDA 2 (20 minuti, punti 5)

SI DIANO RISPOSTE MOLTO SINTETICHE

1. Si esegua la sintesi della funzione z rappresentata dalla mappa, utilizzando al meglio il mux a due vie sottoindicato (si scrivano cioè le espressioni di i0 e i1), e si completi quindi lo schema logico.

   i0 = 0

   i1 = 1

   Scriva l'espressione minima di z

   Ora si della funzione assegnata mediante copertura degli uni:

   Scriva l'espressione di una rete equivalente priva di alee statiche e dinamiche

   Ora si nell'ipotesi che ogni componente utilizzato introduca un ritardo massimo τ max

   Quale ipotesi deve essere verificata se si desidera che detta rete sia effettivamente priva di alee?

2. Qual è la formula con cui si determina il numero intero associato a una configurazione binaria di 5 bit a[4..0] codificata in C?

Date le seguenti coppie di numeri da 4 bit, interpretati in C,

se ne calcoli la somma, sisi dica se l'operazione rappresenti il risultato su 4 bit in C e in decimale con segno, eva in overflow.

0101 11001011 1111

Overflow?_____

Overflow?_____

Ris. in decimale?_____

Ris. in decimale?______

P 2 di 2 RISULTATO (Sì/No):______

Sigla:_______

GN C :_____________________________

M : ______________

C. .L.:____________

OME E OGNOME ATRICOLA D

Facoltà di Ingegneria - Università di Bologna

Corsi di laurea triennale in:

Ingegneria Elettronica e delle Telecomunicazioni e Ingegneria dell'Automazione

Prova scritta di Reti Logiche – T: DOMANDE DI TEORIA

21 dicembre 2018 – Aule 2.9 e 2.7B

validità dell'esame.

Regole per la

1. La risposta insufficiente a una qualunque delle seguenti 2 domande di teoria invalida l'esame

2. Se la prova è valida, le risposte alle DOMANDE DI TEORIA possono portare un incremento massimo di 13 punti sul voto meritato nella prova di Progetto

3. Il risultato dipenderà non solo

1. Si consideri la Rete Sequenziale Sincrona R definita dalle seguenti espressioni:

Y = /y0 0

Y = y XOR y1 1 0

z = y 1

2. Si disegni R ai morsetti e la relativa struttura. R è una rete di Mealy o di Moore?

L'analisi formale di R (mappe)

3. Si esegua se necessario, t.d.t. e d.d.s, senza t.d.f.

Si disegni le forme d'onda di clock e uscita, ipotizzando che la rete parta dallo stato (10) se il vostro numero di matricola è pari e dallo stato (01) se il numero di matricola è dispari

4. Si dica a parole quale è la funzione realizzata da R (relazione ingresso uscita)

R è una rete di Moore, perché la sua uscita dipende solo dallo stato interno (in particolare è uguale alla variabile di stato y)

Qui a destra è riportata la

Il dds (secondo la notazione dei dds di Moore) è riportato a fianco della t.d.t3. Qui sotto sono riportate le forme d'onda del clock e dell'uscita z riferita alla dinamica dello stato presente S dedotta dal d.d.s. (si noti che z=y), nell'ipotesi che R parta dallo stato 00.

14. Dunque R è un divisore di frequenza per 4: z è un segnale periodico di frequenza uguale a fck/4 che sta a 1 per due periodi di clock e a 0 per altri due periodi di clock (duty cycle = 50%)

P 1 di 3 RISULTATO (Sì/No): ______ Sigla: _______ GN C: _____________________________ M: ______________ C. .L.: ____________ OME E OGNOME A TRICOLA DEsercizi e considerazioni aggiuntive.

Lo studente ridisegni le forme d'onda partendo dallo stato 01 e poi anche a partire dallo stato 10, e inoltre aggiunga al disegno della

struttura il segnale di Reset Asincrono che inizializzi Rrispettivamente a 01 oppure 10.

Per completezza si riportano le forme d’onda di tutte e due le variabili di stato e dell’uscita, dedottedal d.d.s. di R

Come si vede dalla t.d.t. e dal d.d.s., anche dalle forme d’onda si vede che y0 commuta ad ogni fronte positivodel clock mentre z commuta ogni volta che il fronte del clock arriva quando y0 vale 1, quindi ogni due fronti:conclusione z ha periodo = 4 Tck, e quindi frequenza = 1/4Tck = fck/4.

P 2 di 3 RISULTATO (Sì/No):______ Sigla:_______GN C :_____________________________M : ______________ C. .L.:____________OME E OGNOME ATRICOLA D–Prova scritta di Reti Logiche T: DOMANDE DI TEORIA–21dicembre 2018 Aule 2.9 e 2.7B–DOMANDA 2 (20 minuti, punti 7) SI DIANO RISPOSTE MOLTO SINTETICHE

1. Si disegni un Multiplexer a due vie con ingresso di ENABLE composto solo da 2 buffer tristate,2 AND a due ingressi e un NOT, indicando con i e i i due ingressi

associato a una configurazione binaria di 5 bit a[4..0] codificata in C:

4 3 2 1 0

x = -2⁴a + 2³a + 2²a + 2¹a + 2⁰a

Date le seguenti coppie di numeri da 4 bit, interpretati in C, se ne calcoli la somma, si rappresenti il risultato, considerandolo di 4 bit, sia in C sia in decimale con segno, e si dica se l'operazione va in overflow.

1000 1000

1110 0111

0110

Overflow? SI

Ris. in decimale? 6 (errato)

Ris. in decimale? -1 (corretto)

P 3 di 3 RISULTATO (Sì/No): ______ Sigla: _______

GN C: _____________________________

M: _____________________________

C. .L.: _____________________________

OME E OGNOME ATRICOLA D

Facoltà di Ingegneria - Università di Bologna

Corsi di laurea triennale in:

Ingegneria Elettronica e delle Telecomunicazioni e Ingegneria dell'Automazione

Prova scritta di Reti Logiche – T: DOMANDE DI TEORIA

9 gennaio 2020 – Aule 6.1 e 6.2

la validità dell'esame.

Regole per

1. La risposta insufficiente a una qualunque delle seguenti 2 domande di

teoria invalida l’esame2. Se la prova è valida, le risposte alle DOMANDE DI TEORIA possono portare un incremento massimo di 13 punti sul voto meritato nella prova di Progetto3. Il risultato dipenderà non solo dalla correttezza ma anche dalla chiarezza e concisione della risposta4. La prova va svolta senza consultare alcun materiale, né cartaceo, né elettronico

Domanda 1 - 30 minuti, 8 punti (1,3,2,2)

Si disegni la RETE SEQUENZIALE SINCRONA R con un ingresso x sincrono, definita dalle seguenti espressioni:

Y = /x . (y + y )1 1 0 La RSS include

Y = /y . / y . /x0 1 0 2 FF-Dz = y 0 in quanto l’uscita dipende solo dallo stato e non dall’ingresso.

1. R è una rete di Mealy o di Moore? Moore, l’analisi formale di R (mappe

2. Si esegua delle tre variabili in gioco, t.d.t. e d.d.s)Y , Y , z

Le mappe delle tre variabili Questa è la t.d.t Questo è il dds

1 0

Si nota che lo stato 11 è irraggiungibile, quindi, di fatto, questa

1. Si esegua la sintesi della funzione z rappresentata dalla mappa, utilizzando al meglio il mux a due vie sottoindicato controllato dalla variabile c (si scrivano cioè le espressioni di i0 e i1), e si completi quindi lo schema logico.

1i = a + b
0i = /(a+b)

si scriva l’espressione minima della funzione assegnata mediante copertura degli uni:
z = /a . /b . c + a . /c. + b. /c (3 implicanti primi)

l’espressione di una rete equivalente priva di alee statiche e dinamiche:
Nelle espressione minime SP o PS non ci sono alee dinamiche. In questo caso non ci sono nemmeno alee statiche perché non ci sono uni adiacenti non coperti da uno stesso

implicante. Quale ipotesi deve essere verificata se si desidera che detta rete sia effettivamente priva di alee?

Può cambiare un solo ingresso alla volta (cioè una variabile di ingresso può cambiare solo dopo che si è estinto il transitorio innescato dalla variazione di ingresso precedente)

Ora si realizzi la sintesi della mappa assegnata utilizzando solo uno XOR e un altro operatore elementare; si esegua il disegno nel rettangolo vuoto accanto al multiplexer2.

Qual è la formula con cui si determina i