E3 4 Esercizio porta logica con elemento di memoria della Fiorini

E3.4 – Porta Logica con elemento di memoria

Siano V_IN e W due segnali logici con livelli 0V e 5V.

1. Determinare il valore di V_out,INV e V_out con W=1 per V_IN=0 e V_IN=5V. Si consideri sempre la capacità C_L scarica prima di applicare il segnale.
2. Calcolare il tempo di propagazione dell’uscita con W=1 e V_IN che commuta istantaneamente da 0 a 1.
3. Calcolare la potenza dissipata dal circuito con V_IN onda quadra a frequenza 1MHz e D=50% e con W onda quadra a frequenza 2MHz e D=50%. Si considerino i fronti dei due segnali allineati.

Dati:

k_n = |k_p| = ½ μ_pC_ox' W/L = 1 mA/V²

V_tn = |V_tp| = 1V

V_DD = 5V

C_L = 1pF

E3-4

Vediamo prima di capire come mai nel circuito è presente un elemento di memoria. Notiamo che se OUT-INV = 0 ed esempio (quindi Vin = 1) e W = 1, allora M_n montato a pass transistor permette il passaggio dello 0 logico (come visto in E3-2) e quindi C_L si porta a 0. Nel caso in cui Vin = 0, allora OUT-INV = 1, e supposto che W = 1, allora M_n montato a pass transistor permette il passaggio dell'1 logico con perdita della soglia (come visto in E3-2) e dunque C_L si porta a V_DD - V_tn. Dunque M_n e C_L insieme costituiscono un "sample and hold" ovvero campiona e mantiene (riportandosi al valore di OUT-INV).

(c) Per la prima volta anche W varia. In tal caso bisogna solo verificare che i fronti di Vin e W siano allineati, altrimenti la frequenza di uscita si calcolerebbe con le formule di Werner.

Sono allineati perché per entrambi D = 50%

In tal caso Vout avrà frequenza pari a quella del segnale di ingresso (1 kHz) e si ha come al solito che

P_D = C_L · f · V_DD · ΔV_out = 20 μW