E3 2 Esercizio logica con pass transistor numero 2 Fiorini

E3.2 – Porta logica con pass transistor

Agli ingressi A e B vengono applicati segnali digitali con livelli 0V e 3.3V.

Domande e calcoli richiesti

1. Determinare la tabella della verità del circuito specificando il valore di tensione di OUT. Quale funzione logica svolge il circuito?
2. Calcolare il tempo di propagazione della porta logica quando gli ingressi commutano istantaneamente da AB=11 ad AB=10.
3. Calcolare la potenza dissipata dal circuito quando A=1 e B è un'onda quadra a frequenza 2MHz e D=30%.

Dati

• k_n = 200 μA/V²
• V_tn = 1V
• V_DD = 3.3V
• C = 0.2pF

Porta logica con pass transistor

Nelle configurazioni analizzate finora si è visto che di solito i transistor mos sono posti in parallelo tra Vin e Vout. Rivisto il transistor mos come un interruttore, si ha che Vin controlla l’interruttore e da Vout è la dd di p ai suoi capi. In altre configurazioni in cui può essere usato è connettere se D al punto in cui viene applicato l’ingresso e a quello in cui viene prelevato il risultato, ovvero in serie ai terminali di IN e OUT. In tal caso il transistor viene collegato da un opportuno segnale sulla gate. In tal caso si ottiene che il mos è montato a porta di trasmissione e si parla di logica a pass transistor.

Il principio di funzionamento

Il principio di funzionamento è banale: dato un certo V_in, se il segnale di enable φ è alto, si ha il trasferimento (la "trasmissione" appunto) del segnale di ingresso sul terminale di uscita. Se φ è basso, allora V_in è un subconoscitivo e tale operazione non è permessa.

Venendo al nostro circuito:

• Se A=B=0, M₁ e M₂ sono interdetti, dunque out=0.
• Se A=B=1,
• Se A=0, B=1, V_out=0 però è interdetto M₂ quindi A è trasmesso tramite M₁. Viceversa se A=1, B=0.

Per capirlo, analizziamo il nmos a pass transistor da solo:

Vediamo se il nmos trasmette bene lo 0 logico. Allo scopo, supponiamo che V₆ sia inizialmente pari a V_DD e eseguiamo la commutazione 1→0 nell'input di B=1. Si ottiene la situazione in figura:

• A=1 B=1 OUT=1 T=0⁻
• A=0 B=1 OUT=1 T=0⁺

A partire da t=0⁺ C si scarica attraverso il NMOS mantenuto a pass. V_GS rimane sopra a S durante tutta la scarica, per cui la scarica è veloce ed efficace. Processo di scrittura, _out = 0 V.

Si dice anche che l'_nv rappresentato a destra di trasmissione trasmette bene lo '0' logico.

Per vedere se trasmette bene l' '1' logico, supponiamo che _out sia inizialmente 0 e eseguiamo la commutazione 0→1 in ingresso nell'ipotesi che B=1.

In fase di analizzare il processo di carica è bene introdurre i benefici di s e di m. Si vede che in questo caso il s sarà in uscita e il D è l'ingresso.

t>0⁺

Dunque:

V_GS(t>0⁺) = V_DD - V_O(t)

In questo caso V_GS non è più costante come prima, ma diminuisce col tempo poiché V_O(t) aumenta. All'inizio nei primi istanti si carica bene, ma ad un certo punto si arriverà ad un istante t* tale da:

V_O(t*) = V_DD - V_TH ⇒ V_GS(t*) = V_TH

Per t>t*, V_GS<V_TH per cui M_n si spegne e C non si può più caricare. Si è finita di caricare al valore V_DD - V_TH = 3.3 - 1 = 2.3 V.

Ci rendiamo conto che la funzione logica svolta dal circuito è una AND.

OUT = A ∧ B

Punto (b)

Se A = B = 1, V_out = 1

Se A = 1, B = 0 allora V_out = 0

Pertanto:

AB: 11 → 10

V_out = 2.3 V → 0 V