Tesina micro e nano elettronica

Università Politecnica delle Marche

Corso di laurea magistrale in ingegneria elettronica

Progetto di un filtro passa alto di tipo ellittico del sesto ordine in cascade design con stadi Switched Capacitor del secondo ordine di tipo biquad.

Studente: Diego Smerilli
Docente: Claudio Turchetti
Corso: Micro e Nano Elettronica

Indice

• Introduzione...............................................................................................................3
• Capitolo 1: Filtri SC...................................................................................................4
  • 1.1 Introduzione ai filtri SC (Switched Capacitors).....................................................4
  • 1.2 I blocchi SC del secondo ordine.............................................................................8
  • 1.3 Le fasi di progetto di un filtro SC.........................................................................17
• Capitolo 2: Progettazione e simulazione del filtro ideale .....................................20
  • 2.1 La funzione di trasferimento in MATLAB...........................................................20
  • 2.2 I fattori di merito delle tre sezioni del filtro e ordinamento dei biquad................23
  • 2.3 Le capacità non scalate del filtro SC.....................................................................24
  • 2.4 Il progetto del filtro ideale in Cadence..................................................................25
  • 2.5 Lo scaling delle capacità.......................................................................................33
• Capitolo 3: Il dimensionamento degli switch del filtro..........................................36
  • 3.1 Gli switch in tecnologia MOS...............................................................................36
  • 3.2 Il transmission gate................................................................................................41
  • 3.3 La velocità di sampling..........................................................................................44
  • 3.4 Il dimensionamento dello switch..........................................................................46
  • 3.5 Problemi legati alla non idealità dei componenti..................................................48
  • 3.6 Il progetto del filtro semi-reale in Cadence...........................................................50
• Capitolo 4: Il progetto degli Op Amp del filtro......................................................54
  • 4.1 L’amplificatore operazionale ideale......................................................................54
  • 4.2 Specifiche dell’amplificatore operazionale..........................................................56
  • 4.3 Dimensionamento dell’amplificatore operazionale..............................................60
  • 4.4 Verifica delle specifiche di progetto dell’op amp................................................64
  • 4.5 Il progetto del filtro reale in Cadence...................................................................66
• Bibliografia..................................................................................................................69

Introduzione

La seguente tesina descrive i passi da seguire per realizzare un filtro passa alto di tipo ellittico del sesto ordine in cascade design con stadi Switched Capacitors del secondo ordine di tipo biquad con le seguenti specifiche:

• Frequenza di campionamento: Fclock/Fcut-off = 100 (con Fclock frequenza di clock, Fcut-off = frequenza di taglio)
• Fstop: 17 kHz
• Banda passante: >= 21 kHz
• Guadagno in banda passante: 0 dB
• Ripple in banda passante: < 0.4 dB
• Attenuazione in stopband: 40 dB

Specifiche tecnologiche:

• Design kit: AMS CMOS 0.35 um (c35b4)
• Power supply voltage: 3.3 V

Il circuito che permette di realizzare un filtro che soddisfi tali specifiche viene disegnato ed analizzato in ambiente Cadence.

Capitolo 1: Filtri SC (Switched Capacitor)

1.1 Introduzione ai filtri SC

Un filtro viene tipicamente realizzato mediante resistori, condensatori e induttori di particolari valori a seconda del tipo di filtro che si vuole realizzare. Questo approccio non è però adatto per applicazioni integrate in cui le dimensioni sono dell’ordine di 10^-6-10^-9 metri. La tecnologia MOS si presta molto alla realizzazione di condensatori di elevata qualità; al contrario, realizzare l’equivalente integrato degli altri componenti è una scelta impraticabile.

Ad esempio, integrare un induttore su silicio comporta pessime prestazioni in quanto gli induttori sono componenti con altissime perdite; alle basse frequenze sono molto grandi e sono componenti non lineari a causa del frequente utilizzo di nuclei ferromagnetici che aumentano il valore della loro induttanza. Uno degli approcci più semplici per risolvere questo problema consiste nel concatenare due integratori e nell’inserire degli opportuni rami di retroazione. Dal punto di vista della realizzazione in forma integrata, gli integratori non sono problematici dal momento che possono essere realizzati in modo efficiente (in termini di area occupata) mediante un operazionale e un paio di resistori.

Anche integrare un resistore su silicio comporta pessime prestazioni, infatti un resistore da 10 MOhm sarà sempre grande e impreciso in tecnologia MOS. In tal senso, si sono rilevati particolarmente adatti i cosiddetti “filtri a capacità commutate”. Essi sono dei particolari filtri attivi, in cui si utilizzano degli switch e dei condensatori per simulare i resistori, e degli amplificatori per eseguire le necessarie operazioni di integrazione.

La tecnologia MOS permette di realizzare condensatori di elevata qualità in grado di immagazzinare una quantità di carica piuttosto elevata e per un considerevole intervallo di tempo. La possibilità di mantenere la carica per tempi elevati è legata alle proprietà dei transistori MOS, i quali sono caratterizzati da una corrente di cut-off e una corrente di perdita attraverso il bulk quasi nulle. Dunque, per mantenere una certa quantità di carica su un condensatore, occorre inserire dei transistori MOS che consentono di creare switch quasi ideali. Essi vanno messi tra il condensatore e il resto del circuito, collegando il drain allo stesso condensatore ed il source alla rimanente parte del circuito. A tal proposito si osservi il circuito mostrato in figura 1.1:

Figura 1.1: resistore simulato mediante due switch e un condensatore (a) e forme d’onda di pilotaggio degli switch (b)

I due switch S1 e S2 separano il condensatore C dalla restante parte del circuito e sono pilotati da due forme d’onda con lo stesso periodo T e lo stesso duty cycle τ, ma ritardate l’una rispetto all’altra di mezzo periodo T/2. Quando il clock φ1 è alto, lo switch S1 è chiuso, mentre lo switch S2 è aperto ed il condensatore si carica. In particolare, nel caso ideale, il condensatore si caricherà fino alla tensione di ingresso V1. Poi, quando φ1 diventa basso, lo switch S1 si apre e quindi essendo i due switch entrambi aperti, il condensatore mantiene la quantità di carica che gli era stata precedentemente iniettata.

Successivamente φ2 diventa alto, lo switch S2 si chiude e la carica immagazzinata nella fase precedente si scarica sul circuito connesso al nodo 2. Senza perdita di generalità, supponendo che la tensione V2 sia minore della tensione V1, si ha che parte della carica del condensatore verrà trasferita al nodo 2 e la tensione ai capi dello stesso condensatore scenderà fino a V2. Arrivati a questo punto, φ2 torna ad essere basso, lo switch S2 si riapre e un periodo si è quindi concluso. La corrente emessa durante un periodo è quella di scarica del condensatore, che in prima approssimazione possiamo scrivere come:

I = C*(V1-V2)/T

Dopo un intervallo in cui la carica viene mantenuta sul condensatore, lo switch S1 torna a chiudersi ed il condensatore viene nuovamente caricato a V1. Dato che però il condensatore era precedentemente caricato a V2, la variazione di tensione ai capi del condensatore sarà nuovamente V1-V2, e perciò la corrente assorbita dal nodo d'ingresso è la stessa di quella trovata in precedenza. Durante un periodo quindi una certa corrente viene assorbita e la stessa corrente viene emessa. Poiché V1-V2 è la caduta di tensione tra il nodo d’ingresso e quello d’uscita è possibile riscrivere l’equazione della corrente nel modo seguente:

I = (V1-V2)/R

Dove R = τ/C

Abbiamo quindi dimostrato che un condensatore e due switch disposti come nella figura 1.1 si comportano come un resistore di valore τ/C.

Per realizzare un integratore a capacità commutate basta sostituire alla resistenza dell’integratore a tempo continuo un condensatore e due switch, per quanto appena detto.

Figura 1.2: integratore tempo continuo (a) e integratore SC (b)

Al nodo A, oltre al condensatore, sono connessi anche source e drain dei due mosfet, i quali presentano una capacità parassita verso massa di valore non trascurabile. Essendo anche il condensatore C connesso tra il nodo A e massa, le capacità parassite source-bulk e drain-bulk saranno in parallelo allo stesso condensatore C, il che significa che la capacità totale, vista su questo nodo A, non sarà pari a C. Per superare tale problema, si preferisce utilizzare per l'implementazione di un integratore SC la topologia mostrata nella figura 1.3:

Figura 1.3: integratore SC insensibile ai parassiti

In tale figura sono mostrati due insiemi di fasi. Considerando, per cominciare, le fasi all’interno delle parentesi, durante φ1 la capacità parassita al nodo B è scaricata a massa, per cui durante φ2 non avrà carica da aggiungere. Durante φ1 però tanto la capacità parassita al nodo A, quanto il condensatore C, vengono caricati alla tensione di ingresso Vin. Però, durante φ2, solo la capacità parassita al nodo A viene cortocircuitata a massa, per cui è lungo questo percorso che la carica accumulata da quest’ultima durante φ1 si scarica.

Il discorso funziona lo stesso anche qualora usassimo le fasi fuori dalle parentesi. In tal caso, durante φ1, le capacità parassite sui nodi A e B vengono scaricate verso massa, per cui quando, durante φ2, la tensione d’ingresso Vin viene collegata ai capi del condensatore, le capacità parassite non hanno carica da iniettare nella parte di circuito a valle. Nei due casi, quindi, le capacità parassite non sono più un problema.

I due sistemi di fasi, all’interno e all’esterno delle parentesi, non sono però equivalenti, ma ciò che cambia ci porta ad un altro vantaggio di questo particolare “resistore”. Nel primo caso, come detto, durante φ1 il condensatore C viene caricato a Vin, mentre durante φ2 l’armatura sinistra viene connessa a massa e quella destra a C1, il che significa che la carica qui presente durante φ1 si trasferisce all’armatura di sinistra di C1. La comparsa di carica su questa armatura di C1 provoca il richiamo di una quantità di carica uguale e opposta sull’armatura destra dello stesso condensatore. Tutte queste cariche vanno chiaramente ad aggiungersi a quelle già presenti. Infatti, la variazione di tensione associata alla comparsa di questa carica sarà pari a (C/C1) * Vin. Visto il segno, questa nuova tensione è concorde a quella di uscita, cioè questo contributo di carica va a sommarsi a quello già presente e perciò anche alla tensione relativa. Se la tensione di ingresso è costante e positiva, ogni periodo di clock provocherà un aumento della tensione di uscita di una quantità (C/C1) * Vin come mostrato in figura 1.4(a). In sostanza, scegliendo le fasi tra parentesi, tutto il circuito si comporta come un integratore non invertente.

Invece nel secondo caso, durante φ1 i nodi A e B vengono portati a massa. Durante φ2 però, il collegamento all’ingresso provoca la comparsa di una carica positiva sull’armatura sinistra e una negativa su quella destra. Ma l’armatura destra è connessa al nodo B, che prima era a massa, ossia privo di carica: la legge della conservazione della carica impone quindi che alla comparsa di una carica negativa qui corrisponda una comparsa di una carica positiva sull’armatura sinistra di C1, di modo che la carica complessiva sul nodo B resti nulla. Ma la comparsa di C * Vin sull’armatura sinistra di C1 provoca la comparsa di una quantità di carica pari a -C * Vin su quella destra. Una carica negativa su questa armatura implica che il contributo di tensione, dovuto alla comparsa di questa carica, sarà negativo. Per cui la tensione di uscita diminuirà di (C/C1) * Vin ad ogni periodo di clock se la tensione d’ingresso è costante e positiva, come si può vedere nella figura 1.4(b). Quindi, scegliendo le fasi fuori dalle parentesi, tutto il circuito si comporta come un integratore invertente.

In conclusione, è possibile costruire un integratore non invertente, a partire da un integratore invertente, semplicemente cambiando le fasi del clock.

Figura 1.4: tensioni di uscita dell’integratore SC insensibile ai parassiti nel comportamento non invertente (a) e invertente (b)

1.2 I blocchi SC del secondo ordine

I filtri sono sistemi lineari realizzati mediante circuiti selettivi che lasciano passare i segnali in una certa banda, bloccandoli oppure attenuandoli al di fuori di questa. I filtri possono essere passivi o attivi: nel primo caso sono realizzati solo con componenti passivi (resistori, condensatori e induttori); nell’altro oltre ai componenti passivi vi è la presenza di componenti attivi (amplificatori operazionali, BJT, ecc..). I filtri SC sono filtri attivi. In quanto sistemi lineari i filtri possono essere descritti matematicamente mediante un’equazione differenziale lineare. Quando si applica la trasformata di Fourier o quella di Laplace ad una equazione differenziale lineare le derivate vengono trasformate in polinomi in jω o s, il che significa che la funzione di trasferimento potrà sempre essere scritta come una funzione razionale in jω o s, in generale del seguente tipo:

H(s) = N(s)/D(s)

Il grado “n” del polinomio al denominatore rappresenta l’ordine del filtro. Una funzione di questo tipo, qualunque sia il grado del numeratore e del denominatore, può sempre essere espressa come un prodotto di sezioni del secondo e del primo ordine (queste ultime non ci saranno se l’ordine del filtro è pari), cioè come prodotto di polinomi al denominatore di primo e secondo grado. Ogni sezione del secondo ordine avrà al denominatore un polinomio le cui radici sono due poli complessi e coniugati del filtro; le sezioni del primo ordine conterranno poli reali o immaginari. Una sezione del secondo ordine, cioè una sezione con un polinomio di secondo grado al denominatore, può essere scritta con una funzione razionale del tipo:

H(s) = (s² + ω₀²)/(s² + sω₀/Q + ω₀²)

Dove ω₀ è la frequenza del polo e Q è il fattore di merito (o di qualità) della sezione. Se scriviamo il polo come:

s = -ω₀/(2Q) ± jω₀√(1 - 1/(4Q²))

Allora frequenza e fattore di merito possono essere ricavati come:

ω₀ = √(s² + (ω₀/Q)s), Q = ω₀/(2|Re{s}|)

Se il Q è alto i poli sono molto vicini all’asse immaginario e questo fa sì che la funzione di trasferimento avrà un picco pronunciato a ω₀. L’interesse per le sezioni del secondo ordine nel contesto dei filtri SC è dato dal fatto che si può ricavare in modo piuttosto semplice un equivalente circuitale. Infatti, riscrivendo la funzione razionale H(s) come:

H(s) = H₀(s² + ω₀²)/(s² + sω₀/Q + ω₀²)

Da cui:

(s² + sω₀/Q + ω₀²)Y(s) = (s² + ω₀²)X(s)

Tali formule possono essere riassunte nel seguente schema a blocchi:

Figura 1.5: schema a blocchi di una sezione del secondo ordine

Da questo schema a blocchi è possibile creare lo schema circuitale equivalente in tempo continuo, riportato in figura 1.6, il quale implementa la funzione di trasferimento di una sezione del secondo ordine.

Figura 1.6: schema circuitale tempo continuo equivalente della figura 1.5

A partire dallo schema circuitale tempo continuo, è possibile creare la controparte a capacità commutate di una sezione del secondo ordine sostituendo i resistori con un condensatore e quattro switch, scambiando le fasi per i due switch a sinistra, associati al resistore negativo, ed accorpando un po’ di switch uguali ed in serie. In tal modo si ottiene il circuito di figura 1.7:

Figura 1.7: schema circuitale equivalente di una sezione del secondo ordine tempo discreto a basso Q e con zeri tutti dentro al cerchio unitario

Confrontando i circuiti di figura 1.6 e 1.7 si ottengono i seguenti valori delle capacità riportate nello schema circuitale di figura 1.7:

C₁ = C * ω₀ * T, C₂ = C * ω₀ * T /2Q, C₃ = C * ω₀ * T/4Q

Dove T è il periodo di clock utilizzato. Il problema di queste equazioni è che per passare dal tempo continuo al tempo discreto non basta moltiplicare i valori delle resistenze per il periodo di clock T. Per far sì che il filtro discreto mantenga le caratteristiche di quello tempo continuo le caratteristiche della risposta in frequenza devono essere essenzialmente le stesse e la stabilità del filtro dopo la conversione deve essere garantita. Può accadere infatti che un filtro stabile in tempo continuo diventi instabile in tempo discreto.

Per effettuare la conversione si costruisce la risposta Z del filtro. In generale, per una sezione del secondo ordine, la risposta in Z del filtro è la seguente:

H(z) = (z^-2 + z^-2ω₀²)/(1 + z^-1ω₀/Q + z^-2ω₀²)

È possibile dimostrare che la funzione di trasferimento in Z del circuito di figura 1.7 è la seguente:

H(z) = (1 - z^-1ω₀) (1 + z^-1ω₀)/(1 + z^-1ω₀/Q + z^-2ω₀²)

Per confronto diretto delle due equazioni si ottengono i valori esatti delle capacità del circuito di figura 1.7 che ci restituiscono una risposta in Z simile a quella in s:

C₁ = (1 - z^-1ω₀)C, C₂ = (1 - z^-1ω₀)C /2Q, C₃ = (1 - z^-1ω₀)C/4Q