Soluzioni compiti di Architettura Degli Elaboratori

1^o Compitino di architettura degli elaboratori 1

Prima prova intermedia - 17 maggio 2008

1. L'istruzione assembly del PD32, caricata all’indirizzo $1000 che, mediante un indirizzamento autorelativo, salta all’indirizzo $0FF0 se il dispositivo di indirizzo $10 ha l’uscita del registro IM pari a 1, è:

   JIM $10, -$14(PC)

   L’offset dell’indirizzamento ha un valore X = IndirizzoCuiSaltare-IndirizzoIstruzione-4.

2. Un dispositivo di conversione analogico/digitale converte in dati da 10 bit (interi in complemento a 2) i valori di un segnale di ingresso compresi tra -20V e +20V. Se, nell’istante di campionamento, il segnale di ingresso vale 6 V, il dato prodotto D è, in esadecimale: D = $99 ($9A)

   Risulta: MaxPosNum = 2^Numbit-1-1 e MaxPosVal/MaxPosNum = Val/Num.

3. Se inizialmente R0=$11223344 e all’indirizzo S1010 sono caricate le due istruzioni:

   ADDD B, A: JMP

   L’operazione di contorno regola R0 e del bit C dopo l’esecuzione della prima istruzione:

   R0 = $11223354

   C = 0

   Viene modificata solo la parte meno significativa del registro in base ad size dell’operando e l’operando sorgente è rappresentato dalla parte meno significativa della parola operativa della seconda istruzione.

4. Con riferimento alle figg. 3.13, 3.14 e 3.17 alle pagg. 97-107 del testo, e trascurando la parte relativa al fetch della parola operativa, la seguente sequenza di segnali:

   Z=0, S1=0, d1=R1, R=1, R2=1, X=0, S₁=0, S₂=0, OP=4, x_S=1, W_SR=1, X_R=0, W=1

   Corrisponde all’esecuzione dell’istruzione assembly PD32:

   istruzione = XORB R1, R2

   Il size è dato dal valore di Z, Q? qualifica il tipo di operazione; l’ingresso I all’ALU qualifica l’operando sorgente.

5. Si faccia riferimento alla fig. 3.11 di pag. 93 del testo, supponendo di modificarla in modo che ciascun chip di memoria abbia una capacità pari a 64Kx4, ogni banco abbia 2 chip e vi siano 16 banchi. In un sistema PD32, dotato di quella memoria, l’operazione di lettura in memoria effettuata durante l’esecuzione dell’istruzione ADDD $10(R0), R1 comporta l’attivazione del segnale RAS8 e la selezione della riga di indirizzo 4 e della colonna di indirizzo 6.

   Il contenuto di RO:

   R0 = $ 8036

   L’indirizzo di accesso è nell’ordine la giustapposizione dei campi IndiceRAS | IndirizzoRiga | IndirizzoColonna ed è dati dalla somma dell’offset con il contenuto del registro indice (base).

6. La stringa ‘Alberto’ (con carattere terminale nullo) è caricata a partire dall’indirizzo $2000 nella memoria di un sistema con un processore in grado di eseguire la somma di 2 operandi in memoria e che adotta l’organizzazione di memoria big endian. Se in quel sistema viene eseguita l’istruzione:

   ADDL $2000, S2002 ; L[2000] + L[2002] → L[2002]

   Dopo la sua esecuzione il long word all’indirizzo S2002 contiene il valore (esadecimale):

   val = sa3d1d449

   Occorre considerare la somma dei due valori da 32 bit ottenuti giustapponendo 4 codici ASCII successivi e ricordando che quello di indirizzo più basso in memoria rappresenta il MSB del long word operando della somma.

7. Con riferimento alla realizzazione di una matrice M a 2 dimensioni con il supporto di un vettore ausiliario X di offset, si voglia predisporre una matrice di 35 elementi di tipo floating point in precisione semplice. Sapendo che il numero di righe previsto è 5, si scriva il codice necessario per allocare lo spazio per la matrice e di allocare e inizializzare il vettore ausiliario.

   M : DSL 35

   X : DCW 0, 7*4, 14*4, 21*4, 28*4

8. Un PD32 funzionante con un clock a 50 MHz esegue il ciclo costituito dalle seguenti due istruzioni della durata rispettiva di 10 e 6 cicli:

   AA: MOV URA, MAR JMP AAA

   Se il dato è presente nell’unico banco di memoria principale sono richiesti 42 cost accessi in memoria da ciascuna delle due precedenti istruzioni. Supponendo che ciascun ciclo di accesso a memoria abbia una durata pari a Tt:

   Tt = 32.56 ms

   Qual è il numero di accessi effettuati se per effetto della seconda istruzione il valore dell’operando finale dello stack accumulasse un valore complessivo pari a 300 operandi e se l’indirizzo predefinito fosse P e:

   NumCicli*Clock*(1+CicliStr?)+LNumRipCiclo*(NumAcc1+NumAcc2)/NumAccessiPerWait ? NumCicli*Wait.

   Si veda pag. 162 del libro di testo.

9. Si considerino 2 liste concatenate L1 ed L2, individuate da due puntatori situati agli indirizzi LC1 ed LC2. Supponendo che in R0 vi sia un puntatore all’ultimo elemento di L1, si completino le seguenti istruzioni assembly del PD32 con cui si inserisce in testa ad L2 un nuovo elemento.