Preparazione all'esame di Elettronica digitale

  ELETTRONICA  DEI  SISTEMI  DIGITALI  

INVERTER  CMOS  

Il   PMOS   è  formato  da:  

un  substrato  di  tipo   n

 (più  elettroni)  

• delle  fossette  di  tipo  

p

 (più  lacune)  

•

Non  ha  differenza  tra  

source  

e   drain  in  quanto  dipendono  dal  collegamento  elettrico.    

Inoltre   tra   il   substrato   e   le   fossette   ci   sono   delle   giunzioni   (diodi)   che   non   devono   condurre   e  

quindi  il  substrato  deve  essere  posto  alla  tensione  massima  del  circuito.    

Il  MOSFET  crea  il  canale  quando  gli  elettroni  si  spostano  verso  il  basso  lasciando  spazio  alle  lacune  

di   muoversi   (corrente   lenta   proprio   perché   di   lacune).   Esso   lavorerà   poi   in   diverse   regioni   di  

funzionamento:  

spento  

• regione  lineare  (triodo)  

• saturazione  (regione  con  resistenza  alta,  ottimo  per  gli  amplificatori)  

•

In   digitale  vorremmo:  

o  spento  (stare  sotto  la  soglia)  

• o  acceso  a  corrente  nulla  (nell’origine)  

•

TRANSISTOR  COME  INTERRUTTORE    

Viceversa   per   il   PMOS:   produce   un   buon   1  

perché   carica   anche   in   triodo   il  

condensatore   ma   non   produce   un   buon   0  

perché  sempre  in  saturazione.    

Quindi  per  creare  un  buon  interruttore  si  usano  in  coppia  (parallelo):  

pass-­‐transistor.  

INVERTER  CMOS   Formato   da   un   PMOS   (si  

accende   con   tensione   sul  

Gate   bassa)   e   un   NMOS   (si  

accende   con   tensione   alta).  

Quindi   conduce   un   solo  

transistor   alla   volta,  l’altro  è  

un   aperto   non   si   ha  

à  

  potenza   statica   a   patto   di  

trascurare   la   corrente   di  

polarizzazione  dei  diodi.  

Riassunti  di  Jessica  Asietti,  non  fotocopiare!  

A   volte,   per   risparmiare   economicamente   e   per   avere   più   velocità   (si   usa   nelle   memorie),   si  

realizza   l’inverter   NMOS   con   al   posto   del   PMOS   un   NMOS   connesso   a   diodo   (sempre   in  

saturazione).   In   questo   caso   però   si   ha   passaggio   di   corrente   e   le   tensioni   di   uscita   non   sono  

proprio  0  e  VDD  (ma  V  -­‐  V ).  

DD th

CARATTERISTICHE  STATICHE    

La   regione  di  interdizione  è  la  zona  in  cui  non  conosco  che  livello  

sto  pilotando,  in  digitale  non  si  usa  mai!    

Il   margine   di   rumore   mi   assicura   il   livello   in   cui   sto   pilotando,  

oltre   quello   mi   trovo   appunto   nella   regione   di   transizione.  

CARATTERISTICHE  DINAMICHE  (La  resistenza)  

  NB.  Fare  attenzione  al  verso  della  corrente!!  

ρ  

indica  la  resistività  del  materiale  

Negli   integrati   ρ   e   t   sono   fissati   ma   è   necessario  

stabilire   il   rapporto   l/w.   La   parte   fissata   è   detta  

  resistenza  

per  quadro.  

A   parità   di   rapporto   l/w   devo   far   stare   lo  

stesso   numero   di   quadri.   Diminuendo   w  

riuscirò   a   far   stare   più   quadri   e   quindi  

aumento  la  resistenza  per  quadro.    

NB.   Solitamente   t   e   w   non   sono   uguali   (quindi   il   “pezzo”   non   è   quadrato)   volutamente   per   on  

modificare  brutalmente  la  resistenza!  

Riassunti  di  Jessica  Asietti,  non  fotocopiare!  

Attenzione:  

le   via   tra   gli   strati   di   metallizzazione   sono   comunque   delle   resistenze,   l’unico   modo   per  

• abbassarle  è  creando  

via  in  parallelo  (così  da  avere  resistenza  più  piccola  della  più  piccola)  

la  resistenza  nelle  saldature  cambia  a  seconda  che  si  abbiano:  

• due  metalli:  legge  di  Ohm  (retta)  

o metallo  e  semiconduttore  poco  drogato:  legge  di  Schottky  (caratteristica  diodo)  

o metallo  e  semiconduttore  fort.  drogato:  caratteristica  come  lo  Zener  

o

CARATTERISTICHE  DINAMICHE  (Il  condensatore)  

Tra   le   giunzioni   e   la   terra   (substrato)   si   hanno   delle   capacità  

dovute   a   uno   strato   di   metallizzazione,   un   ossido   e   un’altra  

metallizzazione.      

Da  qui  si  ricavano  le  capacità  vere  e  proprie:  

Capacità  di  gate:   In   queste   formule,   però,   viene   trascurato   che  

la  capacità  di  gate  in  realtà  influenza  anche  le  

due  giunzioni  laterali.  

dove  C   indica  la  capacità  tra  gate  e  drain/source  à  non  si  

ov

chiama   più   Capacità   di   Overlap   bensì   Capacità   di   campo  

disperso.  

Semplificazione  delle  capacità:  

Il   PMOS   ha   il   substrato   alla   tensione   V   quindi   la   capacità   di   source  

DD

risultata  cortocircuitata.    

Stessa   cosa   per   l’NMOS   che   trova   la   capacità   di   source   tra   massa   e  

massa   (substrato)   e   quindi   anche   in   questo   caso   è   cortocircuitata.  

Riassunti  di  Jessica  Asietti,  non  fotocopiare!  

  Quindi  per  l’inverter  fully  CMOS  si  ha  una  capacità  parassita  sul  

gate   dovuta   alle   due   capacità   di   gate   dei   transistor   e   una  

capacità  parassita   d’uscita   sul   drain   come   somma   delle   due   dei  

transistor.  Non  si  hanno  capacità  di  disturbo  sui  due  source!  

NB.   Se   un   inverter   ha   come   carico   altri   inverter   la   capacità  

parassita  totale  sarà  dovuta:  

alla  capacità  di  drain  del  primo  

• alle  capacità  di  gate  degli  inverter  aggiunti  

• alla  capacità  del  collegamento  

•

A   seconda   della   grandezza   della   capacità   totale   varierà   il   tempo   di   salita/discesa   dell’inverter,  

definito  come  il  tempo  che  ci  mette  per  passare  dal  10%  al  90%  del  cambiamento  di  stato.  

Semplificando  si  ottiene  che:  

  ovvero  con  capacità  più   grande  aumentano  i  

  tempi,  ma  diminuiscono  aumentando  V .  

DD

Non   è   detto   che   il   tempo   di   salita   sia   uguale   al   tempo   di   discesa   uguali   solo   i   MOSFET   sono  

à  

match.  

Riassunti  di  Jessica  Asietti,  non  fotocopiare!  

DISSIPAZIONE  DI  POTENZA  

Dissipazione  di  potenza  statica    

Quando        commuta  

non  è  del  tutto  vero  

che  non  si  ha  

passaggio  di  

corrente  in  quanto  

passa   della   corrente,   seppur   minima,   nei  

diodi   di   polarizzazione,   somma   della  

corrente:  

nel  diodo  del  MOS    

• nel   diodo   della   giunzione   tra  

• l’NMOS  e  il  PMOS  

La   potenza   statica   quindi   sarà   la   somma  

delle   due   potenze   (calcolate   ovviamente  

per  il  numero  di  porte).  

Dissipazione  di  potenza  dinamica      

Se  si  vuole  più  velocità  si  avrà  anche  maggiore  potenza,  per  diminuire  la  potenza  si  possono  fare  

transistor  più  piccoli  (minor  rapporto   w/l)  o  limitare  la  tensione  

V .  

DD

PORTE  FULLY  CMOS  E  INTERRUTTORI  

Le   porte   fully   CMOS   sono   ottime   in   quanto   garantiscono   pochissima   dissipazione   di   potenza  

statica  e  i  livelli  d’uscita  molto  vicini  a  0  e  V  (proprio  perché  un  MOSFET  è  sempre  interdetto).  

DD

In  questa  logica  è  possibile  realizzare  tutte  le  porte  principali:      

AND:  

1  solo  quando   a=b=1  

OR:   0  solo  quando   a=b=0  

NOR:   1  solo  quando   a=b=0  

NAND:  

0  solo  quando   a=b=1  

Riassunti  di  Jessica  Asietti,  non  fotocopiare!  

Visto   che,   però,   i   PMOS   producono   un   buon   1   e   gli   NMOS   un   buon   0   si   usano,   per   realizzare   la  

porta,  due  reti:  una  di  PMOS  e  una  di  NMOS:    

La  NOR  deve  dare:  

1  solo  quando  

a=b=0  

• 0  in  tutti  gli  altri  casi  

•

Infatti  basta  che  a  o  b  sia  1  (o  entrambi)  per  far  scendere  la  tensione  con  la  

rete   di   pull-­‐down   di   NMOS   in   serie,   mentre   perché   l’uscita   valga   V   è  

DD

necessario  che  conduca  il  

pull-­‐up  ovvero  che  

a=b=0.  

NB.   Il   pull-­‐up   e   il   pull-­‐down   sono   complementari,   ovvero   se   uno   è   formato   da   una   serie   di  

transistor   l’altro   sarà   formato   dal   suo   parallelo!   Quindi   ricavata   una   rete   è   immediato   ottenere  

l’altra.  In  più:  

il   pull-­‐up   deve  portare  l’uscita  a  

1

 con  

variabili  negate  

• il   pull-­‐down  

deve  portare  l’uscita  a  

0

 con  

variabili  pure  

•

E’  possibile  ricavare  anche  le  reti  usando  le  mappe  di  Karnaugh.  

NB  2.  E’  possibile  realizzare  la  stessa  funzione  in  più  maniere  ma  è  preferibile  sempre  quella  che  

utilizza  meno  transistor  e,  ancora  meglio,  quella  con  meno  transistor  che  utilizza  NMOS   in   serie  

perché  ha  corrente  di  elettroni  e  quindi