Che materia stai cercando?

Anteprima

ESTRATTO DOCUMENTO

Amplificatori a singolo transistore in tecnologia bipolare V CC

R R C

2 C C

C

R B

S Q 1

~ v

v r o

R

S E

Beq R R

1 E

V EE

Fig. 4.6 Stadio a collettore comune

4.3.1 Risposta a bassa frequenza dello stadio a collettore comune

( )

+

dà luogo ad uno zero nell’origine ed un polo alla frequenza , dove è quella data dalla (4.6).

C R

1 C R R

B Beq

B S Beq

La frequenza del polo associata a determina la frequenza di taglio inferiore del circuito. Anche determina un polo

C C

B C

( ) >>

e uno zero a frequenza . Nell’ipotesi che , il polo e lo zero coincidono

alla frequenza r R

1 || 1

C R r C R c C

C C c C C

dando luogo a una naturale compensazione.

Il diagramma del modulo della funzione di trasferimento, mostrato in fig. 4.7, è traslato sull’asse verticale; il

guadagno vale circa 1, ovvero 0 dB.

v v

o s V

o dB

( )

V s

0 ω

1 log

+

R R C

( )

Beq S B

Fig. 4.7 Risposta a bassa frequenza dello stadio a collettore comune

4.3.2 Risposta a media frequenza dello stadio a collettore comune

Si passa ad un modello semplificato per il piccolo segnale in cui, per le frequenze di lavoro, si può supporre che e

C B

>>

siano dei cortocircuiti. Il circuito semplificato è quello mostrato in fig. 4.8 nell’ipotesi che . Sostituendo

||

C R R R

1 2

C S

al transistore il modello per piccolo segnale a media frequenza si arriva al circuito equivalente mostrato in fig. 4.9.

IV - 6 Amplificatori a singolo transistore in tecnologia bipolare

R

S g v

~

R r

v v r

m be

π

S s be c

Q 1 v

o

~ v r

s i r o

R R

E E

Fig. 4.8 Modello semplificato per piccolo segnale dello stadio Fig. 4.9 Circuito equivalente per piccoli segnali per lo stadio a

CC collettore comune in parallelo ad

Per il calcolo della resistenza di ingresso si può considerare il circuito di fig. 4.10, in cui si pone r

c

.

R E R v

S b R

S v g v r

r be

π m be c

g v

~ r

v v m be

π

s be E i

s

v

o v

~

R ||r s

E c

Fig. 4.10 Circuito per il calcolo della resistenza di ingresso Fig. 4.11 Circuito per il calcolo della resistenza di uscita

La resistenza intrinseca di ingresso dello stadio CC è data da:

v ( )

β

= = + +

s (4.18)

1 ||

r R r

r π

i E c

i s ( )

β β

>> <<

Se e nell’ipotesi, spesso vera, che , la diventa:

1 ||

r R r r

π E c i

β

≅ ( || )

r R r (4.19)

i E c

Il circuito per il calcolo della resistenza intrinseca d’uscita è quello di fig. 4.11, al nodo E (trascurando che può

r

c

essere conteggiata in seguito poiché si trova in parallelo al generatore) si ha:

v

= − −

be g v

i (4.20)

s m be

r

π

dove r

π

= − v

v (4.21)

+

be s

r R

π S IV - 7

Amplificatori a singolo transistore in tecnologia bipolare

Dalle equazioni (4.20) e (4.21) segue:

β

+

v g r 1

π

= + =

s m v v

i (4.22)

+ + +

s s s

R r R r R r

π π π

S S S

e quindi, tenendo in conto anche la :

r

c

+

R r

π

= S ||

r r (4.23)

β

+

o c

1 β >>

>>

Se , poiché , si può scrivere:

1

R r

π

S

+

R r R

π ≅

≅ S S

r (4.24)

β β

+

o 1 >>

L’ipotesi è giustificata dal tipo di applicazione in cui tipicamente si utilizza il CC: accoppiare sorgenti con

R r

π

S

elevata impedenza interna a carichi di bassa impedenza (per esempio quella di ingresso di uno stadio successivo). Facendo

riferimento alla fig. 4.10, il trasferimento è dato dal prodotto dei trasferimenti parziali tra e e tra e ,

v v v v

v v s b b o

o s

ovvero:

v v v

=

o b o (4.25)

v v v

s s b

dove

v r

=

b i (4.26)

+

v r R

s i s

In questo calcolo si preferisce pensare il generatore di corrente come pilotato in corrente (quella di base) piuttosto che

β

=

in tensione, secondo il legame . Per le equazioni di Kirckoff delle tensioni, si ha:

i i

c b

( )( )

β

= + +

1 ||

v r i R r i (4.27)

π

b b E c b

( )( )

β

= +

1 ||

v R r i (4.28)

o E c b

Pertanto:

( )( )

β

+

1 ||

v R r

=

o E c

( )( ) (4.29)

β

+ +

1 ||

v R r r

π

b E c ( )( )

β

+ >>

, è verosimile che . Si ottiene quindi:

Pur non conoscendo il valore di || 1 ||

R r R r r

π

E c E c

v ≅

o 1 (4.30)

v b Il trasferimento complessivo ingresso-uscita è dato dal prodotto dei trasferimenti parziali. Se il guadagno è

v v

o b

prossimo all’unità questo circuito si comporta da inseguitore tra la tensione applicata al terminale di base e quella sul

terminale di emettitore. Questo vale sia nel caso di piccolo segnale che nel caso di ampio segnale.

In certe circostanze, ma non in generale, si possono fare ulteriori semplificazioni: per realizzazioni a componenti

<< ≈

(cosa non vera per realizzazioni a componenti integrati un cui ).

discreti si può ipotizzare R r R r

E c E c

IV - 8 Amplificatori a singolo transistore in tecnologia bipolare

β >>

Essendo , si ha:

1

β

v R R

= =

o E E (4.31)

β

+ +

1

v r R g R

π

b E m E

Sulla base dell’equazione (4.31) si può mettere in evidenza quale sia la condizione affinché lo stadio CC si comporti

<<

da inseguitore: deve essere: , ovvero la corrente di polarizzazione deve essere abbastanza elevata. Se non è

1 g R I

m E C

<< << ≈

, la precedente condizione su diventa: . Poiché in alcune applicazioni , il guadagno

1 || 1

R r g g R r R g

E c m m E c E m

diventa circa ; in tal caso lo stadio CC non si comporta da inseguitore. Al contrario, invece, quando lo stadio a

1 2

v v

o b

collettore comune funzionerà da buon inseguitore, tenendo presenti le considerazioni fatte a proposito delle resistenze di

ingresso e di uscita, preleverà una tensione da una sorgente con alta impedenza interna e la restituirà sull’emettitore con lo

stesso valore ma con una bassa impedenza interna. Tale circuito è ampiamente usato come trasformatore di impedenza

per evitare che una sorgente di segnale con alta impedenza interna venga caricata dalla bassa impedenza di ingresso di uno

stadio successivo.

La configurazione a collettore comune trova anche applicazione come traslatore di livello visto che la tensione

continua in uscita è traslata di . Questo tipo di applicazione è tipica per realizzazioni a componenti integrati; usando lo

V BEon << da cui:

stadio CC come traslatore di livello, piuttosto che come trasformatore di impedenza, si potrebbe avere R r

π

S

r 1

π

= =

r (4.32)

β

o g m

4.4 Configurazione a base comune

Nella configurazione a base comune (CB), mostrata in fig. 4.12, il segnale è applicato all’emettitore del transistore e

l’uscita è presa dal collettore. La base è posta a massa tramite un condensatore di disaccoppiamento.

V CC

R R

2 C v

o

C

B Q 1 C

E ~ i

R S

R

1 R

E S

V EE

Fig. 4.12 Stadio a base comune

Mentre lo stadio a collettore comune, per le proprietà che ha, viene visto come buffer di tensione, vedremo che la

configurazione a base comune costituisce un buffer di corrente anche se nei circuiti integrati è usato come amplificatore di

trans-impedenza (ingresso di corrente ed uscita di tensione).

In generale, esistono quattro tipi di amplificatore: di tensione, di corrente, di trans-impedenza e di trans-ammettenza.

Ogni amplificatore è caratterizzato dalla resistenza di ingresso, dalla resistenza di uscita, dal valore della tensione o

corrente di uscita in funzione della tensione o corrente di ingresso. Se si considera l’amplificatore reale unilaterale mostrato

in fig. 4.13, in cui è trascurabile il guadagno inverso, sono i valori di e di che determinano il tipo di amplificatore.

r r

i o

IV - 9

Amplificatori a singolo transistore in tecnologia bipolare r o

+

r v

i i Av

- i

Fig. 4.13 Amplificatore unilaterale

è elevata ed è bassa, come nel caso del collettore comune, si preferisce parlare di amplificatore di tensione.

Se r r

i o è basso e quello di è elevato si preferisce vedere il doppio bipolo come amplificatore di

Viceversa se il valore di r r

i o

corrente. Poiché, come si vedrà, la configurazione a base comune presenta una bassa impedenza di ingresso conviene

. Se ha un valore molto alto (se così non fosse non si utilizzerebbe il CB) non

applicare un ingresso di corrente i R

s S è piccola si deve disaccoppiare la sorgente con un

influisce sulla determinazione del punto di lavoro; al contrario se R S

condensatore (fig. 4.12).

C E

4.4.1 Risposta a bassa frequenza dello stadio a base comune

Facendo riferimento alla fig. 4.12, si vede che determina uno zero nell’origine ed un polo, alla frequenza

C E ( )

, molto vicini tra loro. Anche , a sua volta, dà luogo ad uno zero, alla frequenza , ed un polo, in

1 ||

C R R C

1 R C

S E B B

1 2

[ ]

( )

β , che rappresenta la frequenza di taglio inferiore dello stadio a

corrispondenza della frequenza 1 || || ||

R R R R C

E S B

1 2

base comune. Il diagramma di Bode del rapporto espresso in dB è mostrato in fig. 4.14.

v i

o s

V o ( )

dB

I s

R

c ω

1 1

1 log

β

R C || ( || ) || ||

R R C R R R R C

S E 1 2 1 2

B E S B

Fig. 4.14 Risposta a bassa frequenza dello stadio a base comune

4.4.2 Risposta a media frequenza dello stadio a base comune

Si consideri inizialmente il modello semplificato mostrato in fig. 4.15; sostituendo il modello per piccolo segnale, il circuito

per il calcolo della resistenza intrinseca di ingresso è quello in fig. 4.16, in cui si è considerato l’equivalente di Thevenin

'

del generatore pilotato. Un’ulteriore semplificazione nel calcolo di si può ottenere determinando la resistenza del

r r

i s

circuito in fig. 4.17, essendo:

= ' ||

r r r (4.33)

π

i s IV - 10 Amplificatori a singolo transistore in tecnologia bipolare

R

C v

o

r o

Q

1 r i

~

R ||R i

E S S

Fig. 4.15 Modello semplificato dello stadio a base comune

r c g r v

m c be r c

– R

C

g r v

r m c be

v

π + –

be + i’ s

E R

C

v

~ s

i

s

~ v

s

Circuito per il calcolo della resistenza di ingresso Circuito semplificato per il calcolo della resistenza di

Fig. 4.16 Fig. 4.17 ingresso

Dal circuito in fig. 4.17 segue che:

( )

= + +

'

v g r v I R r (4.34)

s m c be s C c

Da quello di fig. 4.16:

= −

v v (4.35)

s be

e quindi +

v r R

= =

' s c C

r (4.36)

+

s ' (

1 )

g r

i m c

s

Dalle equazioni (4.33) e (4.36), si ottiene:

+

r R

v

= =

s c C

||

r

r (4.37)

π +

i (

1 )

g r

i s m c =

è mostrato in fig. 4.18, in cui .

Il circuito per il calcolo della resistenza intrinseca di uscita r || ||

R R R r

π

o Eeq E S

IV - 11

Amplificatori a singolo transistore in tecnologia bipolare

g r v

m c be r c

+ – i

s

~

v v

be s

R

Eeq

Circuito per il calcolo della resistenza di uscita

Fig. 4.18

= − +

v r i g r v R i (4.38)

s c s m c be Eeq s

= −

v R i (4.39)

be Eeq s

Dalle due equazioni precedenti si ottiene:

= + +

r R r g r R (4.40)

o Eeq c m c Eeq >> <<

Essendo il guadagno intrinseco , se (ipotesi vera nei circuiti a componenti discreti) la resistenza di

1

g r R r

m c C c

ingresso espressa dall’equazione (4.37) si può approssimare come nella (4.41).

1 1

= ≅

||

r r (4.41)

π

i g g

m m sia dello stesso ordine di grandezza di ;

Nelle realizzazioni a componenti integrati, invece, è possibile che R r

C c

pertanto:

2

r (4.42)

i g m β

Se, come può accadere, , diventa:

R r r

C c i

r

π

r (4.43)

i 2 a , ma in ogni caso si avrà una bassa

Ne segue che il valore della resistenza di ingresso può variare da 1 2

g r

π

m

resistenza. Questa proprietà giustifica, in parte, l’aver considerato lo stadio a base comune come amplificatore di

transimpedenza. Nella resistenza di uscita, data dall’equazione (4.40), il termine dominante è , per cui:

g r R

m c Eeq

r g r R (4.44)

o m c Eeq è molto elevato ed è tanto più alto quanto più grande è la resistenza , cioè la resistenza equivalente

Il valore di r R

o Eeq

>> >> >>

, ed ancora , segue che:

sul terminale di emettitore. Poiché si può supporre R R R r R r

π π

S E S E

β

r r (4.45)

o c

La resistenza di uscita data dall’equazione (4.45) rappresenta la massima che si può ottenere con un elemento attivo

. Pertanto lo stadio a base comune trasforma la

in tecnologia bipolare; la resistenza minima è, invece, pari a 1 g m

resistenza equivalente sul terminale di emettitore in una altissima resistenza e, viceversa, quella sul terminale di collettore

. Questa caratteristica si mantiene anche nel caso di circuiti integrati.

in una bassa resistenza, essendo questa divisa per g r

m c IV - 12 Amplificatori a singolo transistore in tecnologia bipolare

Essendo caratterizzato da una bassa resistenza di ingresso e da una elevata resistenza di uscita, lo stadio a base

comune si presta ad essere utilizzato come amplificatore di corrente. Tuttavia, poiché si è interessati più alla tensione di

uscita che alla corrente il BC si adopera come amplificatore di trans-resistenza.

Per determinare il guadagno di trans-resistenza conviene considerare un equivalente di Norton della maglia di uscita,

come mostrato in fig. 4.19: v

i r o

o o R C

Equivalente di Norton

Fig. 4.19 è la resistenza intrinseca d’uscita e la corrente di cortocircuito che si può determinare dal circuito in fig. 4.20. Si

dove r i

o o

deve valutare quanta corrente , attraversando il circuito, contribuisce alla corrente di cortocircuito . Considerando i

i i

s o

livelli di impedenza, delle quattro componenti di corrente al nodo di emettitore, solo due danno luogo ad un contributo

>>

; infatti, essendo in parallelo con , se , si può trascurare la corrente su . Con analogo

significativo per la i r r r r r

π π

o c c c

ragionamento si può trascurare la corrente che scorre in .

||

R R

E S r

v

r c

g v

π be m be i

o

E

R ||R

E S ~ i

s

Circuito per il calcolo della i

Fig. 4.20 o

Alla luce di quanto detto, la corrente si ripartisce tra e il generatore pilotato; se fosse possibile trascurare la

r

π

si avrebbe:

corrente su r

π

=

i i (4.46)

o s ,

Quest’ultima equazione risulta abbastanza vera in quanto la resistenza offerta dal generatore pilotato è pari a 1 g m

; più precisamente, si può dire che assumendo l’equazione approssimata (4.46) si

che è sicuramente molto minore di r

π

α,

commette un errore pari ad che è il fattore di trasferimento tra collettore ed emettitore. Infatti, se non si opera questa

approssimazione, dovendo fare una partizione di corrente tra e si ottiene:

1 g

r

π m

β

r g r α

π π

= = = =

m

i i i i i

β

+ +

o s s s s

1 1 g r 1 (4.47)

+ π

m

r

π g m α

Essendo prossimo all’unità, si vede come il base comune si presta ad essere visto come buffer di corrente.

IV - 13

Amplificatori a singolo transistore in tecnologia bipolare

Il trasferimento di trans-resistenza si calcola dal circuito in fig. 4.19 ed è dato da:

v ( )

α

=

o ||

r R (4.48)

o C

i s β

<< ⋅

Nelle realizzazioni a componenti discreti si può supporre , per cui:

R r

C c

v α

=

o R (4.49)

c

i s Per realizzazioni a componenti integrati ci possono essere due situazioni tipiche:

= >>

1) e, poiché è ancora valido , vale ancora la (4.48).

R r r R

C c o c

β

≈ ⋅ (solitamente nel cascode); in questo caso il guadagno è approssimativamente:

2) R r

C c

β ⋅

v r

α

o c (4.50)

2

i s IV - 14 Capitolo 5

Amplificatori a due transistori

in tecnologia bipolare

5.1 Amplificatore cascode

La cascata tra uno stadio ad emettitore comune ed un base comune viene di frequente utilizzata allo scopo di

assicurare prestazioni “non troppo differenti” da quelle del singolo stadio ad emettitore comune ma in un intervallo di

frequenze più ampio.

Una possibile realizzazione ad elementi discreti del cascode è quella che sfrutta una rete di autopolarizzazione a tre

resistenze: V CC

R R

3 C2 v

o

Q 2

C

B2 R

2

v Q

i 1

R C

S 1 C

E

R R

1 E

V EE

Fig. 5.1 Circuito di polarizzazione del cascode

5.1.1 Analisi della polarizzazione

In genere le correnti di base dei due transistori si possono trascurare in quanto quelle che attraversano le resistenze

, ed sono molto maggiori.

R

R R

1 2 3

Dal partitore d’ingresso si calcolano le tensioni alle basi dei transistori come mostrato nelle (5.1) e (5.2).

V - 1

Amplificatori a due transistori in tecnologia bipolare

+

R R R (5.1)

= + 2 3

1

V V V

+ + + +

1

B CC EE

R R R R R R

1 2 3 1 2 3

+

R R R

= + 3

1 2

V V V (5.2)

+ + + +

2

B CC EE

R R R R R R

1 2 3 1 2 3 <

>

Supponendo che Q lavori in zona attiva diretta ( e ) si possono scrivere le seguenti relazioni:

0

V

V 0

,

7

V

1 1

B BC 1

= −

V V 0

.

7 (5.3)

E B

1 1 −

V V

= E 1 EE

I (5.4)

E 1 R E 1

α

=

I I (5.5)

C 1 F E 1 affinché Q non sia in saturazione è:

Il valore minimo di V 1

B 2

= + +

V V V V (5.6)

B 2 min E 1 CEsat BE 2

Se si ipotizza che anche Q stia in zona attiva diretta, essendo:

2

=

I I (5.7)

C 1 E 2

si avrà:

α

=

I I (5.8)

C 2 F E 2

= −

V V I R (5.9)

O CC C 2 C 2

Bisogna verificare che Q non sia in saturazione, cioè che sia:

2

= − < 0

. 5

V V V (5.10)

BC 2 B 2 0

in modo che Q lavori effettivamente in zona attiva.

2

5.1.2 Analisi a media frequenza

I modelli semplificati, a media frequenza e per piccoli segnali, sono rispettivamente quelli di fig. 5.2 e in fig. 5.3.

R

C2 v

o

Q 2

A

R

S

v Q

i 1

Fig. 5.2 Amplificatore cascode a media frequenza V - 2 Amplificatori a due transistori in tecnologia bipolare

r

r

π2 g v C2

m2 be2 R

C2

R A

S r r

π1 g v C1

m1 be1

+

V i -

Fig. 5.3 Circuito equivalente per piccoli segnali >> . La resistenza di ingresso del circuito è evidentemente:

Come si evince dalle figure, è stato ipotizzato ||

R R R

1 2 S

=

r r (5.11)

π

i 1

Per calcolare la resistenza d’uscita si osserva che sul terminale di emettitore di Q si vede la resistenza di uscita di un

2

emettitore comune: la . Quindi il problema si sposta nel calcolo della di un base comune con resistenza equivalente in

r r

c

1 o

>> ; per quanto detto circa il base comune, in questa situazione si ha:

emettitore pari a r r

c

1 c 2

β β

= ⋅ = ⋅

r r r (5.12)

o 2 c 2 c

infatti, essendo i due transistori percorsi dalla stessa corrente, è:

β β β

= = (5.13)

1 2

= = (5.14)

r r r

c

1 c 2 c β volte maggiore di uno stadio emettitore comune.

La resistenza d’uscita di un amplificatore cascode è dunque

L’elevata impedenza d’uscita è utile per realizzare elevati guadagni di tensione qualora si usino carichi attivi. Essendo il

nodo A un punto a bassa impedenza (perché vede la resistenza di ingresso di un base comune), per evitare errori si

considera il guadagno in corrente.

r

π

= 1

v v (5.15)

+

b i

1 r R

π S

1

=

i g v (5.16)

c

1 m

1 b

1

r

= c

1

i i (5.17)

+

e 2 c

1

r r

c

1 e 2

è la resistenza di ingresso del base comune:

dove r

e 2 +

r R

= c 2 C 2

r (5.18)

+

e 2 1 g r

m 2 c 2

La corrente di uscita è uguale ad , essendo:

i i

o c 2

α

=

i i (5.19)

o e 2

= −

v R i (5.20)

o C 2 o V - 3

Amplificatori a due transistori in tecnologia bipolare

si ha:

v r r

α π

= −

o c

1 1

g R (5.21)

+ +

m

1 C 2

v r r r R

π

i c

1 e 2 1 S << , da cui:

Nel caso di realizzazione a componenti discreti è R r

C 2 c 2

1

≅ <<

r r (5.22)

e 2 c

1

g m 2

quindi:

r ≅

c

1 1 (5.23)

+

r r

c

1 e 2

Se inoltre:

>>

r R (5.24)

π 1 S

è:

v α

= − ≅ −

o g R g R (5.25)

m

1 C 2 m C 2

v

i

cioè il guadagno di un emettitore comune.

5.2 Connessione Darlington

La connessione Darlington è ampiamente usata nei circuiti integrati completamente bipolari per aumentare l’effettivo

guadagno di corrente e la resistenza d’ingresso. In tecnologia MOS la configurazione Darlington non è impiegata in quanto

la resistenza d’ingresso ed il guadagno di corrente sono già infiniti. I transistori Q e Q si possono pensare come un unico

1 2

transistore con terminali B, E, C. C

B Q1 Q2

E

Fig. 5.4 Stadio Darlington

5.2.1 Analisi della polarizzazione

Dalla fig. 5.4:

β

=

I I (5.26)

C 1 F 1 B

1

= ≅

I I I (5.27)

B 2 E 1 C 1

β β

= ≅

I I I (5.28)

C 2 F 2 B 2 F 2 C 1 V - 4 Amplificatori a due transistori in tecnologia bipolare

La corrente di collettore del Darlington è:

β β β β

≅ + = + ≅ =

I I I (

1 ) I I I (5.29)

C c

1 c 2 F 2 C 1 F 2 C 1 F 1 F 2 B

Lo stadio Darlington permette quindi di ottenere elevati correnti di collettore a partire da basse correnti di base.

5.2.2 Parametri di piccolo segnale

Il Darlington costituisce un dispositivo a tre terminali modellabile come in fig. 5.5:

i

b

B C

β i r

r eq b o

i E

Fig. 5.5 Circuito equivalente per piccoli segnali

, ed il circuito di fig. 5.5 sostituisce in pieno il dispositivo composito semplificando così l’analisi

Calcolati r

r g o

i meq

per piccolo segnale. Si calcola subito la resistenza di ingresso:

V V

β β β β

= + + ≅ +

T T

r r r

(

1 ) (5.30)

π π

i 1 1 2 1 1 2

I I

C C

1 2

β β

≅ , diviene:

sostituendo la (5.28) e ricordando che r

F i

V V V

β β β β

= + ≅

T T T

r 2 (5.31)

β

i 1 1 2 1

I I I

C F c c

1 2 1 1 β

A parità di corrente di lavoro , lo stadio Darlington, presenta una resistenza di ingresso volte più grande

I 2

C

rispetto allo stadio ad emettitore comune.

La resistenza di uscita è il parallelo delle resistenze viste ai collettori di Q e Q e cioè, rispettivamente, ed ,

r r

1 2 o o

1 2

quindi:

=

r r r

|| (5.32)

o o o

1 2

dove: ( )

=

r gm r r r

// (5.32a)

π π

o c

1 1 1 1 2

=

r r (5.32b)

o c

2 2

Essendo poi:

β

= ⋅ (5.33a)

r r

c c

1 2

β

= ⋅ (5.33b)

r r

π π

1 2

β

= ⋅ (5.33c)

g g

m m

2 1 V - 5

Amplificatori a due transistori in tecnologia bipolare

si può concludere che

β

=

r r (5.33)

o c

1 2 sarà dello stesso ordine di quella di un emettitore comune, cioè:

Quindi r

o

=

r r (5.34)

o c 2

Si può calcolare facilmente il guadagno di corrente; infatti:

β β β β β

= + = + = +

i i i i i i i (5.35)

o c c b b b b

1 2 1 1 2 2 1 2 1

allora:

i β β β β

= + ≅

o (

1 ) (5.36)

1 2 1 2

i

i Per ricavare la transconduttanza basta notare che:

V V V

1 1

β β β

= = = ≅ =

T T T

r (5.37)

π β

2 2 2 2

g I I I g

m C F C C m

2 2 2 1 1 1

Poiché la resistenza di emettitore di Q é per la legge che caratterizza l’inseguitore di emettitore si ha:

r

1 π 2

r 1 1

= ≅ ≅

π 2

v v v v

b 2 b

1 b

1 b

1 2 2 (5.38)

+ r

π 2

g m

1

Essendo:

=

i g v (5.39a)

o m 2 b 2

risulta:

i g v g

= ≅ =

o m 2 b 2 m 2

g (5.39)

m v v

2 2

b b 2

Quindi il Darlington, rispetto alla configurazione ad emettitore comune, ha un guadagno di corrente un centinaio di

volte più elevato, una transconduttanza simile, ma degli svantaggi da sottolineare: β

=

una risposta in frequenza limitata poiché la base di Q non é più un punto a bassa impedenza perché e

r V I

2 π T C 1

é una corrente piccola rispetto alla corrente di lavoro.

I C 1

un rumore maggiore a parità di corrente di polarizzazione, dovuto al fatto che Q lavora con correnti piccole.

1

5.3 Amplificatore differenziale

L’amplificatore differenziale si presenta come nella fig. 5.6. I transistori Q e Q vengono detti “ad emettitori

1 2

accoppiati” o “coppia differenziale”; la polarizzazione avviene tramite l’uso di un generatore di corrente che per

= ∞

semplicità si suppone ideale ( ); le resistenze ed costituiscono i carichi dello stadio.

R R

R EE C 1 C 2

V - 6 Amplificatori a due transistori in tecnologia bipolare

V CC

R R

C1 C1

v v

o1 o2 v

v Q Q i2

i1 1 2

R I

EE EE

V EE

Fig. 5.6 Amplificatore differenziale

5.3.1 Analisi della polarizzazione

Si ipotizzano i due transistori in regione attiva diretta, allora i legami tra le correnti di collettore e le tensioni base-

emettitore sono espressi da:

V 1

BE (5.40)

α

= V

I I e T

C F ES

1 1 1 V 2

BE (5.41)

α

= V

I I e T

2 2 2

C F ES = = . Come si vedrà più avanti, il circuito è costruito in perfetta

Dal circuito si evince facilmente che V V V

BE 1 BE 2 BE

simmetria nel senso che si tenta di garantire il miglior matching possibile con opportuni accorgimenti ad esempio:

costruzioni a bassa tolleranza relativa;

tecnologie uguali;

layout opportuno (i due transistori sono realizzati molto vicini per far si che naturali imperfezioni della fetta di silicio

possano influire il meno possibile).

Si può ipotizzare quindi con una certa precisione che:

= =

R R R (5.42)

C 1 C 2 C

e, per quanto riguarda i transistori:

α α α

= = (5.43)

F1 F2 F

= =

A A A (5.44)

E 1 E 2 E

= =

J J J (5.45)

ES 1 ES 2 ES

Ricordando che:

=

I A J (5.46)

ES ES ES

dalle (5.40) e (5.41) segue subito:

=

I I (5.47)

C 1 C 2

essendo in polarizzazione ambedue le basi dei transistori alla stessa tensione V .

B

V - 7

Amplificatori a due transistori in tecnologia bipolare

Si può osservare pure che le correnti di collettore oltre ad essere uguali, sono anche di valore fissato per la presenza

del generatore ideale; infatti:

I

= = EE

I I (5.48)

E 1 E 2 2 α I

= = = F EE

I I I (5.49)

C 1 C 2 C 2

= = −

V V V R I (5.50)

O

1 O 2 CC C C

Si vede dunque che le correnti di polarizzazione e le tensioni di uscita dello stadio differenziale sono indipendenti

fissa:

dalla tensione di polarizzazione delle basi. Inoltre essendo V BE

= −

V V V (5.51)

BE B E

la tensione agli emettitori cresce della stessa misura della che può essere quindi scelta in maniera arbitraria purché si

V B

mantengano Q e Q in zona attiva.

1 2

5.3.2 Parametri di piccolo segnale

Il circuito semplificato sarà: R R

C1 C2

v v

o1 o2

v Q Q v

i1 1 2 i2

R

EE

Fig. 5.7 Modello per piccolo segnale

Si definiscono due resistenze:

1. resistenza differenziale ( ): la resistenza che si vede tra i terminali di ingresso (fig. 5.8).

r

id ): rapporto tra ed nella configurazione di fig. 5.9.

2. resistenza di modo comune ( r v i

ic S S A

+

i

S

i A

S + -

+

+ v

v S

S -

- - r r

Fig. 5.8 Modello per il calcolo della Fig. 5.9 Modello per il calcolo della

id ic

V - 8 Amplificatori a due transistori in tecnologia bipolare

Calcolo della resistenza differenziale

Dalla fig. 5.7, collegando il generatore come mostrato in fig. 5.8, si deduce che:

v S

= − = +

v v v r i r i (5.52)

π π

s be

1 be 2 1 s 2 s β

= = in quanto i due transistori hanno stessi e ; quindi si avrà:

ma r r r g

π π π

1 2 m

v = =

s r r

2 (5.53)

π

id

i s

Calcolo della resistenza di modo comune

Utilizzando il modello semplificato con collegato come in fig. 5.9 si ottiene:

v S

= +

v v v (5.54)

s be

12 REE

i

= s

v r (5.55)

π

be

12 2 i

( )

β

= + s

1 2

v R (5.56)

R EE

2

EE

quindi:

r ( )

β

π

= + +

12 1

r R (5.57)

ic EE

2 è la resistenza interna di un generatore di corrente (quindi avente un valore molto alto) si

Ricordando che r

R EE ic

potrebbe approssimare come nella (5.58).

β

=

r R (5.58)

ic EE

Calcolo del guadagno di tensione = −

Definendo come tensione di uscita applicando il principio di sovrapposizione degli effetti si ha:

v v v ,

o o 2 o

1

= +

v A v A v (5.59)

o 1 i 1 2 i 2

che risulta più conveniente esprimere nella forma:

= +

v A v A v (5.60)

o d id c ic

dove e , rispettivamente segnale di ingresso differenziale e segnale di modo comune, sono dati dalle seguenti:

v v

id ic

= −

v v v (5.61)

id i

1 i 2

+

v v

= i

1 i 2

v (5.62)

ic 2 V - 9

Amplificatori a due transistori in tecnologia bipolare

Sostituendo si trova:

A A

= 1 2

A (5.63)

d 2

= +

A A A (5.64)

c 1 2

Le motivazioni che portano a preferire l’espressione (5.60) della tensione d’uscita sono:

>>

, ragion per cui si può esprimere la tensione di uscita come funzione della sola differenza dei segnali di

A A

d c ≅ ;

ingresso: v A v

o d id

Si può mettere in evidenza un rapporto molto importante, il CMRR (Rapporto di Reiezione di Modo Comune) definito

come:

A

= d

CMRR (5.64)

A

c

Un elevato valore del CMRR indica non solo una buona amplificazione dei segnali differenziali a scapito di quelli di

modo comune, ma garantisce anche una migliore linearità del circuito ed una riduzione della reiezione del circuito ai

disturbi dell’alimentazione.

Calcolo del guadagno differenziale

Si applicano i seguenti segnali:

v

= − = i

v v (5.65)

i 1 i 2 2

= =

per cui e ; risulterà allora dalla (5.60) che

v v v 0

id i ic

v

= o

A (5.66)

d v i = − di modo tale che la corrente che scorre

Dalla (5.65), sfruttando la simmetria del circuito, ne risulterà che i i

e

1 e 2

è nulla ed il nodo di emettitore risulta un punto di massa.

attraverso la R EE

Il circuito diventerà allora quello di fig. 5.10. R R

C1 C2 v

v o2

o1

Q Q

1 2

+ + - v /2

v /2 i

i −

Fig. 5.10 Circuito per il calcolo del guadagno di modo differenziale

V - 10 Amplificatori a due transistori in tecnologia bipolare

>>

Nell’ipotesi che , si avrà:

r , r R , R

c

1 c 2 C 1 C 2

v

= − i

v g R (5.67)

o

1 m

1 C 1 2

v

= + i

v g R (5.68)

o 2 m 2 C 2 2

da cui segue:

( )

1

= +

A g R g R (5.69)

d m

1 C 1 m 2 C 2

2 = = = =

e , la (5.69) si riduce a:

Potendo assumere g g g R R R

1 2 1

, 2 1 2 1

, 2

m m m C C C

=

A g R (5.70)

1

, 2 1

, 2

d m C

cioè il guadagno di uno stadio ad emettitore comune.

Calcolo del guadagno di modo comune: = =

Si supponga di porre il segnale ad entrambi gli ingressi dello stadio: così che:

v v v v

1 2

i i i i

=

v 0 (5.71)

id =

v v (5.72)

ic i

=

A v v (5.73)

c o i

Per ottenere una semplificazione del circuito si può vedere la resistenza come il parallelo di due resistenze di

R EE

valore doppio (fig. 5.11); di conseguenza, poiché non passa alcuna corrente tra i nodi A e B (gli emettitori sono allo stesso

>> Q e Q si comportano da

potenziale) le due parti del circuito si possono considerare separate. Nell’ipotesi 2 R 1 g 1 2

EE m

, per cui:

inseguitori e quindi le rispettive tensioni di emettitore possono essere considerate pari a v i

v

= i

i (5.74)

1

e 2 R EE

Ne segue che:

v

α

= i

i (5.75)

1

c 1 2 R EE

così: R

α

= − 1

C

v v (5.76)

1 1

o i

2 R EE

R

α

= − 2

C

v v (5.77)

2 2

o i

2 R EE

ed ancora: −

v v v ( )

1 α α

= = = −

2 1

o o o

A R R (5.78)

1 1 2 2

c C C

v v R

2

i i EE V - 11

Amplificatori a due transistori in tecnologia bipolare

α α

≈ ≅ =

Con le ipotesi fatte finora, essendo , sarà . In realtà per avere bisognerebbe avere un

R R A 0 A 0

1 1 2 2

C C c c

perfetto matching tra transistori e resistori. R R

R R C1 C2

C1 C2 v

v

v v o2

o1

o1 o2 v Q Q v

v Q Q v i 1 2 i

i 1 2 i

A B 2R

2R 2R

EE 2R

EE EE EE

Fig. 5.11 Circuito per il calcolo del guadagno di modo comune

Problema dell’Offset

Il problema dell’offset è legato al fatto che in realtà è impossibile realizzare componenti elettronici perfettamente

=

identici. Per quanto riguarda le resistenze di collettore, pur volendo ottenere a causa dei processi di costruzione

R R ,

1 2

C C ( )

= + ∆ ∆ ∗

, raggiungendo così una tolleranza percentuale espressa da .

si avrà inevitabilmente R R R R R 100

1 2

C C C C C

molto piccole si può ottenere una tolleranza relativa dell’1 o 2 %. Per quanto riguarda invece le correnti

Facendo delle R C = = + ∆

) , incorrendo perciò in una tolleranza relativa pari a

di polarizzazione si ha (ponendo I I I I I

1 2

C C C C C

( )

∆ ∗ , da valutare differenziando l’equazione:

I I 100

C C V BE (5.79)

α

= V

I I e T

C F ES

Si ottiene infine:

α

∆ ∆

∆ ∆

I J

A

= + +

C F E ES (5.80)

α

I A J

C F E ES

Le tolleranze relative dei tre addendi sono pari a circa:

α

1% per le F

2% per le A E

3% per le J FS

Lo scopo dell’analisi è capire come queste tolleranze influenzano l’offset, definito come quella tensione continua

differenziale da porre in ingresso per rendere l’uscita nulla (in assenza di segnale). Il circuito a cui fare riferimento è quello

di fig. 5.12. La tensione continua di uscita è: g ( )

= − = − − + + +

m

V V V V R I V R I R R V (5.81)

2 1 2 2 1 1 1 2

o o o cc c c cc c c c c os

2 si

che è stata ottenuta usando il principio di sovrapposizione degli effetti; infatti, ponendo inizialmente a zero la V OS

( )

− − − mentre, ponendo a zero le tensioni di polarizzazione e

ottiene una tensione di uscita pari a V R I V R I

2 2 1 1

CC C C CC C C g

= = +

come piccolo segnale (con la solita ipotesi ) si ottiene una uscita pari a .

trattando la m

V g g g ( R R )

1 2

OS m m m 1 2

C C

2

V - 12 Amplificatori a due transistori in tecnologia bipolare

V CC

R R

C1 C2 V

V o2

o1

Q Q

1 2

+

V OS - I

EE

V EE

Fig. 5.12 Circuito per la determinazione dell’offset =

dalla (5.81) ponendo , ottenendo quindi:

Per definizione, la tensione di offset si ottiene ricavando V V 0

OS O

R I R I

= − 1 1 2 2

C C C C

V (5.82)

OS g R

m C

dove è stata usata l’approssimazione:

+ ≅ (5.83)

R R 2 R

1 2

C C C

Se adesso si effettuano le sostituzioni:

=

R R (5.84a)

1

C C

= + ∆

R R R (5.84b)

2

C C C

=

I I (5.85a)

1

C C

= + ∆

I I I (5.85b)

2

C C C =

e si trascurano gli infinitesimi di ordine superiore, ricordando che si avrà:

g I V

m C T

α

∆ ∆

∆ ∆

 

R J

A

 

= + + +

C ES

F E

V V (5.86)

 

α

OS T R A J

 

C F E ES

che, con le tolleranze tipiche, a temperatura ambiente, sarà dell’ordine di 1.75 mV.

V - 13 Capitolo 6

Configurazioni elementari di

amplificatori in tecnologia CMOS

6.1 Circuito generale di polarizzazione del transistore

Il circuito generale per la determinazione della polarizzazione del transistore MOSFET è il seguente:

V DD

R R

2 D

M 1

R R

1 S

V SS

Fig. 6.1 Circuito generale di polarizzazione

Tale circuito va bene per una realizzazione a componenti discreti. Comunemente però il transistore MOS si utilizza in

tecnologia integrata. Ciò dipende dal fatto che i vantaggi offerti dal MOSFET andrebbero persi in tale circuito a

componenti discreti. Ad esempio, l’impedenza di ingresso intrinseca infinita del transistore non viene sfruttata perché per lo

stadio considerato rimane limitata dal parallelo tra ed . Nel caso bipolare questo non deteriora notevolmente il valore

R R

1 2 . Con riferimento alla fig. 6.1, nell’ipotesi di funzionamento

dell’impedenza intrinseca, già vincolata dalla presenza di un r

π

in zona di saturazione, la polarizzazione risulta regolata dalle seguenti equazioni:

R R

= +

1 2

V V V (6.1)

+ +

G DD SS

R R R R

1 2 1 2

( )

W

= − 2

V V

I K (6.2)

D GS T

L dell’ordine di

Il MOSFET risulta poco maneggevole per la presenza tra Gate e Source di una capacità isolata C gs

0.1÷0.5 pF che fa sì che anche una piccola carica elettrostatica possa determinare un’alta tensione ai suoi capi che può

causare la perforazione dell’ossido con conseguente distruzione del dispositivo.

Ciò nonostante i MOSFET vengono utilizzati talvolta come componenti discreti. In tal caso essi vengono forniti con

un circuito di protezione come quello indicato in fig. 6.2. VI - 1

Configurazioni elementari di amplificatori in tecnologia CMOS

V V

DD D

D 1

V M

G 1

D 2

V V

SS S

Fig. 6.2 Circuito di protezione per dispositivi MOS

6.2 Configurazione a source comune e :

Lo schema di un source comune si ottiene dal circuito di fig. 6.1 con l’introduzione delle capacità C C

G S

V DD

R R

2 D v

C o

G

v M

i 1

R R C

1 S S

V SS

Fig. 6.3 Amplificatore a source comune

6.2.1 Risposta a bassa frequenza per lo stadio a source comune e . E’ presente uno zero in continua, a

Alle basse frequenze il comportamento è influenzato dalla presenza di C C

G S

, un altro zero dovuto a e due poli. Calcolando le resistenze equivalenti ed viste

causa della capacità C C r r

G S G S

e da si scopre che il polo a frequenza più bassa sarà quello dovuto a poiché la è

rispettivamente da C C C r

G S G G

notevolmente più grande rispetto alla .

r

S

= ||

r R R (6.3a)

G 1 2

1 1

= ≅

r R || (6.3b)

S S g g

m m

Il guadagno alla frequenza del primo polo si calcola allora considerando già cortocircuitata e ancora un

C C

G S

circuito aperto. Si ottiene:

R

= D

A (6.4)

V R S è:

Per trovare la frequenza dello zero bisogna vedere quando si annulla l’uscita. L’espressione di v o

VI - 2 Configurazioni elementari di amplificatori in tecnologia CMOS

v

= − = − i

v i R R (6.5)

o d D D Z S

dove: R

= = S

Z R C

|| (6.6)

+

S S S sC R

1 S S = :

Imponendo quindi v 0

o

R ( )

= − + =

D

v sC R v

1 0 (6.7)

o S S i

R S

si ha: 1

= −

s (6.8)

C R

S S

Il guadagno massimo si ottiene appena si cortocircuita anche la :

C S

=

A g R (6.9)

m D

Max in ingresso dovrà quindi avere una frequenza minima:

Il segnale v s

g

1

= m

f (6.10)

π

min C

2 S

La risposta a bassa frequenza di questo stadio è rappresentata in fig. 6.4.

v

o (dB )

v

i

g R

m S

R D

R S 1 g

1 ω

m log

( R || R )

C R C C

1 2 G S S S

Fig. 6.4 Risposta a bassa frequenza dello stadio a source comune

6.2.2 Risposta a media frequenza per lo stadio a source comune

VI - 3

Configurazioni elementari di amplificatori in tecnologia CMOS

Utilizzando il modello per piccolo segnale di fig. 6.5, si calcolano le resistenze d’ingresso, d’uscita e il guadagno:

= ∞

r (6.11)

i =

r r (6.12)

o d

v ( )

= = − ≅ −

o g R r g R

A || (6.13)

V m D d m D

v i R

D V o

v M

i 1 r o

r i

Fig. 6.5 Modello equivalente a media frequenza

6.3 Configurazione a drain comune

Lo stadio a drain comune è mostrato in fig. 6.6. V DD

R R C

2 D D

C

G

v M

i 1 v o

R R

1 S

V SS

Fig. 6.6 Amplificatore a drain comune

6.3.1 Risposta a bassa frequenza per lo stadio a drain comune

e . In continua è presente uno zero dovuto a

Il comportamento a basse frequenze è dovuto alla presenza di C C

C D

G G

che determina anche un polo con la resistenza equivalente :

r

G

=

r R R

|| (6.14)

1 2

G e è praticamente ininfluente perché dà un polo ed uno zero che si compensano essendo

Il blocco costituito da R C

D D

a frequenze molto vicine. Il grafico della risposta a bassa frequenza è nella fig. 6.7.

VI - 4 Configurazioni elementari di amplificatori in tecnologia CMOS

v

o (dB )

v

i ω

log

1

( R || R )

C

1 2 G

Fig. 6.7 Risposta a bassa frequenza dello stadio a drain comune

6.3.2 Risposta a media frequenza per lo stadio a drain comune

Si analizza ora il circuito per piccolo segnale calcolando resistenza d’ingresso, resistenza d’uscita e guadagno tramite

il modello equivalente di fig. 6.8. v M

i 1 V o

r i R

S r o

Fig. 6.8 Modello equivalente a media frequenza

Anche adesso è immediato determinare:

= ∞

r (6.15)

i 1 1

= ≅

r R ||r || (6.16)

o S d g g

m m

( )

v g R r

||

= =

o m S d

A ( ) (6.17)

+

V v g R r

1 ||

i m S d

6.4 Configurazione a gate comune V DD

R R

2 D v

o

M

1

C R R i

G 1 S i

V SS

Fig. 6.9 Amplificatore a gate comune VI - 5

Configurazioni elementari di amplificatori in tecnologia CMOS

6.4.1 Risposta a media frequenza per lo stadio a gate comune

Le resistenze d’ingresso e d’uscita del circuito di fig. 6.10 sono:

+

r R

= d D

r (6.18)

+

i g r

1 m d

= + + ≅

r r R g r R g r R (6.19)

o d S m d S m d S

Si calcola il guadagno utilizzando il modello equivalente di Norton (fig. 6.11), con la corrente di cortocircuito e la

i occ

, date rispettivamente dalla (6.20) e (6.19):

resistenza equivalente r

o

R

= = S i

i i (6.20)

+

occ s i

R r

S i

Risulta:

v = ≅

o r R R

|| (6.21)

o D D

i occ

e quindi:

v R

= S

o R (6.22)

+

D

i R r

S i

o R

D V o

M r

1 o i r v

R

occ o o

S

r i

R

S i

i

Fig. 6.10 Modello equivalente a media frequenza Fig. 6.11 Modello equivalente di Norton per il calcolo del

guadagno

6.5 Amplificatore Cascode

La cascata tra uno stadio a source comune ed uno a gate comune viene utilizzato per ottenere prestazioni simili ad un

source comune ma in un intervallo di frequenze più ampio.

Per la polarizzazione si utilizza una rete a tre resistenze (fig. 6.12); la capacità ha lo scopo di disaccoppiare in

C 1

G

continua dal resto del circuito, mentre è una capacità di bypass che pone il source di M a massa per piccolo

v C 1

1

i S

pone il gate di M a massa per piccolo segnale.

segnale. Infine C 2

2

G

La polarizzazione, nell’ipotesi di funzionamento in regione di saturazione, è retta dalle seguenti equazioni:

= =

I I I (6.23)

1 1 2

S D D VI - 6 Configurazioni elementari di amplificatori in tecnologia CMOS

I

= + D

1

V V

GS T

1  

W (6.24)

 

K  

L 1

I

= + D

1

V V

GS T

2  

W (6.25)

 

K  

L 2

= + +

V V V V (6.26)

G 2 min S 1 DSsat 1 GS 2

= − +

V V V V (6.27)

G 2 max D 2 DSsat 2 GS 2 V

DD

R R

3 D v

C o

G2 M 2

R 2

C G1 M 1

v

i R 1 R C

S1 S1

V

SS

Fig. 6.12 Amplificatore Cascode

6.5.1 Risposta a media frequenza per l’amplificatore Cascode

Si considera ora il comportamento a centro banda e quindi si calcola il guadagno e le resistenze d’ingresso e d’uscita

tramite il modello semplificato mostrato in fig. 6.13. R D v

o

M 2 r

o

r S2

M 1

v

i

Fig. 6.13 Modello equivalente a media frequenza VI - 7

Configurazioni elementari di amplificatori in tecnologia CMOS

Le correnti sono:

=

i g v (6.28)

d 1 m

1 i

r

= d 1

i i (6.29)

+

s 2 d 1

r r

d 1 s 2

=

i i (6.30)

d 2 s 2

Risulta:

= −

v R i (6.31)

o D d 2

quindi:

v r

= − 1

o d

g R (6.32)

+

1

m D

v r r

1 2

i d s

dove: +

r R

= d 2 D

r (6.33)

s 2 g r

m 2 d 2 >> ≅ >>

, essendo e , il guadagno avrà la seguente espressione:

Se si fa l’ipotesi che r R r g r g

1 1

d 1 D s 2 m 2 d 1 m

1

v ≅ −

o g R (6.34)

m

1 D

i o La resistenza d’ingresso, ovviamente è infinita, quella d’uscita è invece data da:

= + + ≅

r r r g r r g r r (6.35)

o d 2 d 1 m 2 d 2 d 1 m 2 d 2 d 1

6.3 Resistenze d’ingresso e uscita di più transistori in cascata

Nelle figure che seguono sono mostrate le resistenze viste dai terminali di più dispositivi (MOS e BJT) in cascata.

β β

r = r

g r g r r 3 c3 2 c2

m3 d3 m2 d1 d2 Q

3

M

3

M

3 β r

g r r 2 c2

m2 d1 d2 Q

2

M

2 r d1 r c1

Q

1

M

1

Fig. 6.14 Resistenze viste dai drain e dai collettori VI - 8 Configurazioni elementari di amplificatori in tecnologia CMOS

Q

3

Q

2 r c3

Q

2

r

Q c2

1 Q

1 β r

2 c2

Q

1

1/g

m 2/g

m1 r π

/2

Fig. 6.15 Resistenze viste dall’emettitore di un base comune

Nel primo caso la resistenza d’ingresso sarà:

r 1

= ≅

c

r r || (6.36)

π +

e g r g

1 m c m

essendo nulla la . Nel secondo caso:

R C

+

r r 2

= ≅

c c

2

r r || (6.37)

π +

e g r g

1 m c m

essendo la resistenza d’uscita di un base comune PNP senza resistenza di emettitore.

R C

Nel terzo caso, infine, la resistenza d’ingresso sarà:

β β

+

r r r r

π

= ≅ =

c c c

r r r

|| || (6.38)

π π

+

e g r g r

1 2

m c m c

essendo la resistenza d’uscita di due base comune PNP in cascata.

R C

In modo analogo si calcolano le resistenze viste dal source di un gate comune: M

3

M

2 r d3

M

r 2

M d2

1 M

1 r r g

d2 d3 m2

M

1

1/g

m 2/g

m1 r r g r g

d2 d3 m2 d1 m1

Fig. 6.16 Resistenze viste dal source di un gate comune

6.4 Stadio differenziale

Lo stadio differenziale MOS (fig. 6.17) si presenta in modo del tutto simile a quello del BJT, anche in questo caso si

fa dunque l’ipotesi che la struttura sia perfettamente simmetrica, in particolare che i due transistori M ed M abbiano gli

1 2

( ) ( )

= =

stessi fattori di forma, si suppone cioè: e .

W L W L R R

D

1 D 2

1 2 VI - 9

Configurazioni elementari di amplificatori in tecnologia CMOS V

DD

R R

D1 D1

v v

o1 o2 v

v M M i2

i1 1 2

I

SS

V

SS

Fig. 6.17 Stadio differenziale MOS , che deve essere almeno pari alla tensione di

In polarizzazione i gate dei due transistori sono alla stessa tensione V G

soglia per mantenere M ed M in saturazione. Dall’equazione alla maglia d’ingresso si ottiene:

V 1 2

T

=

V V (6.39)

GS 1 GS 2

Questo comporta che le due correnti di drain sono uguali:

=

I I (6.40)

D

1 D 2

ed essendo:

= +

I I I (6.41)

SS D

1 D 2

risulta: I

= = SS

I I (6.42)

D

1 D 2 2

Quindi: I

= = − SS

V V V R (6.43)

O 1 O 2 DD D 2

6.4.1 Analisi di piccolo segnale

Sia la resistenza d’ingresso di modo comune che quella di modo differenziale sono infinite in quanto i gates sono

isolati dall’ossido. Si calcola il guadagno di modo differenziale, utilizzando il modello di fig. 6.18. Risulta:

v

= i

v (6.44a)

i

1 2 v

= − i

v (6.44b)

i 2 2 v

( )

= − i

||

v g R r (6.45a)

o

1 m

1 D

1 d 1 2 VI - 10 Configurazioni elementari di amplificatori in tecnologia CMOS

v

( )

= i

||

v g R r (6.45b)

o 2 m 2 D 2 d 2 2

Essendo:

= −

v v v (6.46)

o o 2 o

1

si ha: ( )

1

= + =

A g R g R g R (6.47)

d m

1 D

1 m 2 D 2 m

1

, 2 D

2 R R

R R D1 D2

D1 D2 v

v v

v o2

o2 o1

o1 v v

i i

v /2 M

M - v /2 M

M

i 1

1 i 2

2 2R 2R

SS SS

Fig. 6.18 Modello equivalente per il calcolo del guadagno di Fig. 6.19 Modello equivalente per il calcolo del guadagno di modo

modo differenziale comune

Per il calcolo del guadagno di modo comune si utilizza il modello di fig. 6.19 costituito da due source comune con

resistenza di source , dove è la resistenza equivalente del generatore di corrente. Si può notare come il guadagno

2 R R

SS SS

di modo comune sarebbe nullo se la struttura fosse perfettamente simmetrica, difatti si ha:

v

= − i

v R (6.48a)

1 1

o D 2 R SS

v

= − i

v R (6.48b)

2 2

o D 2 R SS

Ed essendo:

= −

v v v (6.49)

o o

1 o 2

si ottiene: −

R R

= D D

1 2

A (6.50)

c 2 R SS

Rimane da calcolare il rapporto tra il guadagno di modo differenziale e quello di modo comune:

2 R

= SS

CMRR g R (6.51)

1

, 2

m D R R

1 2

D D

Nel caso ideale questo rapporto avrà valore infinito e lo stadio differenziale amplificherà solo ingressi differenziali.

VI - 11 Capitolo 7

Specchi di corrente

7.1 Specchi di corrente a transistore bipolare

7.1.1 Specchio semplice

Il circuito dello specchio di corrente semplice è il seguente:

i

I i

O

Q Q

1 2

V EE

Fig. 7.1 Specchio di corrente semplice

Questo circuito è caratterizzato dal fatto che:

= =

V V V (7.1)

BE 1 BE 2 BE

Si è utilizzato il simbolismo per ampi segnali in quanto il comportamento del circuito è analogo sia per piccolo

segnale che in continua. L’equazione della corrente per ampio segnale in regione attiva diretta è:

v  

BE v

α

= +

 

V CE

1

i A J e (7.2)

T  

c F E ES  

V A >> , in prima approssimazione si trascura il termine che dà la dipendenza di da .

Siccome, solitamente, V V i v

A CE C CE

Se poi oltre alla (7.1) si suppone che Q1 e Q2 siano realizzati nello stesso processo, si ha:

α α α β β β

= = ⇔ = = (7.3)

F 1 F 2 F F 1 F 2 F

=

J J (7.4)

1 2

ES ES VII - 1

Specchi di corrente

Se si impone poi come condizione di progetto che

=

A A (7.5)

1 2

E E

segue dalla (7.2):

=

i i (7.6)

1 2

C C

Ciò che importa però è il legame ingresso-uscita; dalla fig.(7.1) si ha:

=

i i (7.7)

2

C O

= + +

i i i i (7.8)

1 1 2

I C B B

ma dalle (7.3) e (7.6) segue che:

= =

i i i (7.9)

1 2

B B B

quindi, dalle (7.6) – (7-8):

i

= + = + O

i i i i

2 2 (7.10)

β

I O B O F

da cui: i

= I

i O 2 (7.11)

1+ β F

β β

>> segue , ovvero la corrente in ingresso viene specchiata in uscita. La quantità è un errore

Se i i

2 2

F F

O I

dovuto a quella parte di corrente che si perde per alimentare le basi.

i I = ⋅

in ingresso ed in uscita) sostituendo il transistore Q2 della

E’ possibile fare uno specchio con fattore N ( i N i

i I O I

fig.(7.1) con N transistori in parallelo: i

i

I O

Q 1 Q

Q Q 2-N

2-1 2-2

V EE

Fig. 7.2 Specchio 1 N

Come nello specchio semplice (N=1) si ha:

=

= = j 1

, 2

,.., N

V V V (7.12)

BE 1 BE 2 j BE

Supponendo che gli N+1 transistori siano uguali e che:

=

= j 1

, 2

,.., N

A A (7.13)

E 1 E 2 j VII - 2 Specchi di corrente

segue: =

= j 1

, 2

,.., N

i i (7.14)

C 1 C 2 j

e dalla fig.(7.2):

= ⋅

i N i (7.15)

O C 1 ( )

i i

= + + + + = + +

O O

i i i i i N

.. 1 (7.16)

− − β

I C B B B N

1 1 2 1 2 N N

F

dove la (7.16) è stata ricavata tenendo in considerazione la (7.15) ed osservando che alimenta N+1 correnti di base

i I

uguali tra di loro. In definitiva:

N i

= I

i +

O N

1 (7.17)

+

1 β F

dove questa volta il termine d’errore è:

+ N

1

=

e (7.18)

β F

ed è tanto maggiore quanto più è alto N, cosa intuibile dato il maggior numero di correnti di base da sottrarre alla corrente

β =

d’ingresso. Infatti con , se N=1 si ha un termine d’errore del 2%, mentre se N=9 è del 10%.

100

F

Per la realizzazione di uno specchio con fattore N, dall’equazione (7.2) si evince che è sufficiente fare in modo che

= ⋅ . Nella pratica Q2 non viene realizzato come un unico transistore di area di emettitore N volte l’area di Q1

A N A

E E

2 1 , collegati in parallelo (fig. 7.2).

(fig. 7.3(a)), ma si considerano N transistori di area minima, cioè A

E 2

Non potendo controllare il processo in maniera uniforme per tutta la fetta di silicio è opportuno allocare questi

transistori il più vicino possibile tra di loro in modo da avere la migliore tolleranza relativa; a tal fine conviene realizzare

una struttura simmetrica attorno a Q1 quale quella toroidale che risulta essere la più compatta possibile (fig. 7.3 (b)).

A

µ E21

2

50 m

µ 2

10 m A A

E25 E22

A A A

E1 E2 E1 A

A E23

E24 (b)

(a)

Fig. 7.3 Layout di specchio di corrente (N=5)

Si consideri adesso il comportamento per piccolo segnale dello specchio di fig. 7.4, semplificato per il piccolo

segnale in fig. 7.5. Si è interessati in uscita alla corrente di cortocircuito (fig. 7.4) per calcolare l’equivalente di Norton.

i

O

=

Supposto , in continua sarà .

I I

A A

E E

1 2 O B VII - 3

Specchi di corrente V CC Z

I i

B L o

i ~

i Q

Q

i 2

1

O

i ~

I Q

Q 2

1 V EE

Fig. 7.4 Specchio di corrente con segnale applicato Fig. 7.5 Modello semplificato per il segnale

Dalla fig.(7.5) si nota che Q1 è connesso a diodo quindi è possibile sostituirlo con la sua resistenza equivalente; per

calcolarla si consideri la fig. 7.6: i

i s

s

v Q

s 1

~ r g v r

π

v ~ c

s m be

r

Fig. 7.6 Resistenza equivalente nella connessione a diodo = . Si ha:

dove Q1 è in regione attiva diretta essendo sempre V V

BE CE

1 1

= ≅

r r r

|| || (7.19)

π c g g

m m

Si conclude allora che, per piccoli segnali, un transistore connesso a diodo può essere sostituito da una resistenza pari

all’inverso della sua transconduttanza. r

Il modello per piccolo segnale di fig. 7.5 diventa quindi quello mostrato in figura 7.7. Considerando molto

c 2

grande:

=

i g v (7.20)

o m be

2 2

 

1

 

=

v || r (7.21)

 

π

2 2

be  

g 1

m i

o

Q 2

1/g

m1

i ~

i

Fig. 7.7 Modello per piccolo segnale VII - 4 Specchi di corrente

>>

Supponendo :

1

r g

π 2 m

1

v i g (7.22)

be

1 i m

1

dalle (7.20) e (7.22) si ha:

i g

=

o m 2 (7.23)

i g

i m

1

Facendo uno specchio con fattore N si ha:

= ⋅

i N i (7.24)

C 2 C 1 = :

dalle (7.23) e (7.24), tenendo conto che g I V

m C T

i g I

= = =

o m 2 C 2 N (7.25)

i g I

i m

1 C 1

quindi ciò che è valso in continua vale anche per piccolo segnale, per cui la corrente d’uscita è N volte quella d’ingresso.

N i

L’equivalente di Norton dello specchio di corrente risulta essere un generatore di corrente pari a con una

i

resistenza interna pari alla resistenza d’uscita dello specchio:

i r =r

~

i o c2

Fig. 7.8 Equivalente di Norton

Per quanto riguarda la resistenza d’ingresso dello specchio risulta:

1 1 1

= ≅ ≅

|| || || || ||

r r r r r r (7.26)

π π π π

i c

1 1 2 1 2

g g g

m

1 m

1 m

1

In conclusione si può dire che lo specchio di corrente è un buon amplificatore di corrente in quanto ha una bassa

impedenza d’ingresso, un’alta impedenza d’uscita ed un guadagno pari al fattore di specchio.

7.1.2 Recupero della corrente di base e dipendenza da V CE

Il problema dell’accuratezza dello specchio semplice può essere in parte risolto utilizzando la tecnica del recupero

della corrente di base che si effettua nel seguente modo: V B

i

B3

i Q i

I 3 O

Q Q

1 2

i i

B1 B2

V EE

Fig. 7.9 Specchio semplice con recupero della corrente di base VII - 5

Specchi di corrente

L’errore (calcolato nella (7.18)) veniva fuori dal fatto che non tutta la corrente diventava corrente di collettore di

i I

i diventava rilevante. In questo modo la

Q1, ma parte andava ad alimentare le basi di Q1 e Q2 e se N era elevato, B 2

V i

; ad si deve quindi sottrarre soltanto una corrente

somma delle correnti di base viene fornita da Q3, cioè dipende da B I

di base:

= +

i i i (7.27)

I C 1 B 3

Per un fattore di specchio N=1 continua a valere la (7.5) per cui:

= =

i i i (7.28)

C 1 C 2 O

inoltre: +

i i i

= =

E 3 B

1 B 2

i (7.29)

β β

+ +

B 3 1 1

F 3 F 3 β

= ⋅

considerando la (7.28) e che , si ha:

i i

C F B

2

i

= O

i ( ) (7.30)

β β

+

B 3 1 F 3

F 1

, 2

Sostituendo la (7.30) e la (7.28) nella (7.27):

2

i

= + O

i i ( ) (7.31)

β β

+

I O 1 F 3

F 1

, 2

da cui segue: 1

=

i i

O I 2 (7.32)

+

1 ( )

β β

+

1 F 3

F 1

, 2 β >>

Estrapolando nel caso di uno specchio con fattore N e supponendo si trova:

1

F 3

Ni

= I

i +

O N 1 (7.33)

+

1 β β

F 1

, 2 F 3

Confrontando la (7.33) con la (7.17) si nota che il termine d’errore non è più dato dalla (7.18) ma da:

+

N 1

=

e (7.34)

β β

F 1

, 2 F 3 β β β

cioè è ridotto di un fattore , anche se in quanto si sa che il guadagno di corrente nella configurazione ad

F 1 F 1 F 1

, 2

emettitore comune dipende dalla corrente di polarizzazione.

β

β β β

=

< =

Essendo e supponendo, ad esempio, e , con N=9 si commette un errore pari a

50 100

F 1

F 1 F 1

, 2 F 1

, 2

+ 1

N ∗ = , notevolmente migliore del precedente 10%.

100 0

.

2 %

β β

F 1

, 2 F 1

Quindi in genere è conveniente utilizzare il recupero della corrente di base ogni volta che si ha a che fare con un

elevato fattore di specchio anche se la presenza di Q3 comporta una tensione di alimentazione maggiore di una V BE

rispetto al caso precedente creando problemi nel caso si vogliano basse tensioni di alimentazione.

VII - 6 Specchi di corrente

Si prenda adesso in esame l’errore, finora trascurato, dovuto alla dipendenza della corrente di collettore dalla .

V CE

≅ (se necessario si utilizza il recupero della corrente di

Scrivendo la (7.2) per Q1 e Q2, considerando in ogni caso i i

I C 1

= e ricordando le (7.1), (7.3) e (7.4) si ha:

base), i i

O C 2 v

+ 2

CE

1

i i A V

= =

2

O C A

2

E (7.35)

v

i i A + 1

CE

1 1

I C E 1 V A = =

A priori non si può dire se , anzi in genere non lo è perché , mentre dipende dal carico che

v v v v v

CE 2 CE 1 CE 1 BE 1 CE 2

>> , soprattutto per tensioni di alimentazione basse, quindi con

si alimenta. Nel caso dei transistori bipolari si ha V v

A CE

buona approssimazione è possibile trascurare il fattore:

+

1 v V (7.36)

CE 2 A

+

1 v V

CE 1 A

7.1.3 Specchio cascodato

Si è visto nel primo paragrafo che lo specchio semplice si presta molto alla funzione di amplificatore di corrente.

Potrebbe essere migliorato aumentando la resistenza d’uscita e abbassando quella d’ingresso; ma mentre quest’ultima, di

, è la minima realizzabile con circuiti elementari, la resistenza d’uscita, pari a , può essere aumentata fino al

valore 1 g r

m c

β ⋅ ; a tale scopo si utilizza lo specchio cascodato mostrato nella fig. 7.10. Si è cosi sostituito Q2 con una struttura

valore r

c

cascode, ovvero si è aggiunto in uscita allo specchio semplice un base comune come buffer di corrente, che prende la

corrente da Q2 con una resistenza pari a e la riconsegna in uscita pressoché invariata con una resistenza d’uscita più

r

c 2

β =

. La resistenza d’ingresso è invariata e pari .

elevata pari a 1

r r g

F 3 c 3 i m

1

β r

F1 C3

i

O

V Q

i 3

B3

I i r

C2 C2

Q Q

1 2

V EE

Fig. 7.10 Specchio cascodato

Tra gli altri vantaggi c’è anche quello di diminuire ulteriormente l’errore dovuto al fattore (7.36) (anche se nei

=

bipolari, come detto, questo non è un problema) potendo rendere regolando opportunamente al valore:

V V V

CE 2 CE 1 B 3

= +

V V V (7.37)

B 3 BE 1

, 2 BE 3 =

dove si è tenuto conto del fatto che .

V V

BE 1

, 2 CE 1

La minima tensione di polarizzazione necessaria per garantire il funzionamento in regione attiva è:

= +

V V V (7.38)

B 3 min CE 2 sat BE 3

(circa 900 mV) e ciò è un ulteriore vantaggio per le applicazioni che richiedono bassa tensione.

VII - 7

Specchi di corrente α

≠ =

L’inconveniente sta nel fatto che si è peggiorata l’accuratezza perché , infatti e, per quanto buono

i i i i

O C 2 O F 3 C 2

α perfettamente uguale ad 1, ma è sempre un po’ più piccolo. Inoltre bisogna

sia l’inseguimento di corrente, non è mai F 3 , il che aumenta i costi.

fissare un’altra tensione di polarizzazione, la V B 3

7.1.4 Specchio cascode

Un’altra possibilità per avere un amplificatore di corrente migliore è quella dello specchio cascode:

r i r

i I i o

O

Q Q

3 4

Q Q

1 2

V E

Fig. 7.11 Specchio cascode

Fissate: =

= A A (7.39)

A A E 3 E 4

E 1 E 2

si ha: i

= I

i

O 4 (7.40)

1+ β F

dove il termine d’errore è doppio rispetto a quello nel caso dello specchio semplice, e ciò è dovuto alle quattro correnti di

base da alimentare anziché due. = ; quindi il problema relativo al fattore (7.36) viene superato senza

Dall’equazione alla maglia si vede che V V

CE 2 CE 1

l’ausilio di un’ulteriore tensione di polarizzazione come era necessario nel caso dello specchio cascodato. Per il calcolo

β ⋅

e , è molto

della resistenza d’ingresso si osserva che la resistenza vista dalle basi di Q2 e Q4, rispettivamente r r

π 2 c 2

e ; è quindi possibile trascurare l’influenza

grande rispetto a quella vista dalle basi di Q1 e Q3, rispettivamente 1 1

g g

m

1 m 3

di Q2 e Q4 vedendo solo la serie dei due transistori connessi a diodo Q1 e Q3:

= +

1 1

r g g (7.41)

i m

1 m 3

Per quanto riguarda la resistenza di uscita bisogna considerare la presenza di una piccola corrente che attraverso la

base di Q3 e poi Q1 e Q2, viene retroazionata verso l’uscita, cioè c’è un ritorno della corrente di base di Q4 su Q4 stesso.

Tale fenomeno fa si che:

β r

= F 4 c 4

r (7.42)

O 2

Confrontando questo specchio con il cascodato si vede che ha un peggiore trasferimento di corrente, resistenza

d’ingresso più alta e resistenza d’uscita più piccola; sembrerebbe più vantaggioso l’utilizzo del cascodato, in realtà non è

cosi a causa della necessità dell’ulteriore tensione di polarizzazione.

VII - 8 Specchi di corrente

7.1.5 Specchio di Wilson

Migliore dei precedenti, e con soli tre transistori, risulta essere lo specchio di Wilson:

i

i O

I Q

A 3

Q

Q 2

1 V EE

Fig. 7.12 Specchio di Wilson

Esso presenta un trasferimento di corrente pari a:

i

= I

i O 2 (7.43)

+

1 β β

+

2 2

F F

in cui il termine d’errore è addirittura migliore rispetto a quello dello specchio semplice con il recupero della corrente di

base. Si ha inoltre una resistenza d’ingresso:

= (7.44)

2

r g

i m

uguale a quella del cascode, ma più alta di quella dello specchio semplice. La resistenza d’uscita è:

β ⋅ r

= c

r (7.45)

O 2

che si calcola, come nel cascode, tenendo conto della presenza della retroazione.

Bisogna comunque dire che anche questo specchio presenta dei difetti, infatti essendo un circuito retroazionato non ha

una risposta in frequenza tipica di sistemi con un polo reale semplice (fig. 7.13 (a)), ma presenta una sovraelongazione

dovuta al fatto che il circuito in questione ha due poli molto vicini all’asse immaginario (fig. 7.13 (b)).

i i

O O

i i

I I ( )

( ) ω

ω log

log (b)

(a)

Fig. 7.13 Risposta in frequenza di sistemi ad un polo reale (a) e a due poli vicini all’asse immaginario (b) r

Lo specchio di Wilson ha soppiantato lo specchio cascode in quanto da un confronto si nota che ha le stesse ed ,

r

i O

ma utilizza un transistore in meno, ed ha un errore di trasferimento notevolmente minore.

VII - 9

Specchi di corrente

Il cascode non si utilizza in tecnologia bipolare. Se invece si hanno esigenze di lavoro a basse tensioni di

alimentazione, come già visto, si utilizza meglio lo specchio cascodato, in quanto lo specchio di Wilson nel nodo ha

A

bisogno almeno di

= + ≅ (7.46)

V V V 1 .

4

V

A BE BE

min 3 1

, 2

7.1.6 Specchio di Widlar

Lo specchio di Widlar è rappresentato nella fig. 7.14.

i

I i

O

Q

Q 2

1 R

V EE

Fig. 7.14 Specchio di Widlar

= si ha:

Ponendo A A

E E

1 2

−  

i i

V V V

= = −

 

BE BE T C C

1 2 1 2

i ln ln (7.47)

 

α α

O  

R R I I

F ES F ES

1 1 2 2

≅ , la (7.47) diventa:

e ricordando le (7.3), (7.4), (7.7) e che i i

C I

1

 

V i

=  

T I

i ln (7.48)

 

O  

R i

O ≠ . L’utilità di questo

Si nota subito che non soddisfa al requisito principale dello specchio di corrente, è cioè i i

O I

“specchio” va ricercata nei casi in cui si vogliono generare piccole correnti a partire da elevate tensioni di alimentazione.

µ

A tal fine si introduce l’esempio di fig. 7.15 in cui volendo una corrente di con uno specchio semplice con

10 A

fattore 1 e con una tensione di alimentazione di 15V, bisogna dimensionare la resistenza R in modo tale che su di essa cada

la tensione:

= − = − =

V V V 15 0

.

7 14

.

3

V

R CC BE 1

da cui:

14

.

3

V

= ≅ Ω

R 1 .

4 M

µ

10 A

Ovviamente una resistenza cosi alta è impensabile in un circuito integrato poiché causerebbe un costo elevato in

quanto richiede un’area notevolmente superiore a quella minima di emettitore. Se invece si utilizza lo specchio di Widlar di

fig. 7.16 si possono ottenere valori più accettabili per la resistenza .

R

1

VII - 10 Specchi di corrente

=

V 15

V

CC

=

V 15

V

CC R 1

R i µ

i =

i 10 A

O

µ

=

i 10 A µ

=

i 10 A

I O Q Q

1 2

Q

Q 2

1 R 2

Fig. 7.15 Esempio di polarizzazione dello specchio semplice Fig. 7.16 Esempio di polarizzazione dello specchio di Widlar

µ

= =

Nella (7.48) è già nota , mentre è da fissare in modo tale che la tensione ai suoi capi sia nel range

i 10 A R R 2

O ≅

=

. Scegliendo e considerando si ottiene

(20-100mV) per non causare una grossa differenza tra le i i

V V 50 mV

BE R 2 E O

2

= Ω , quindi dalla (7.48) si ricava:

R 5

k

2 V

14

.

3

R = ≅ Ω

2

i K

R 190

O µ

= ≅

V µ

i i e 74 A 1

T A

74

I O µ

= = Ω = = Ω

si ottiene , ed

che risulta più accettabile anche se ancora alta. Se invece V 100 mV R 10 k i 546 A R 26 k

2 2 1

R I

che è molto più bassa. = Ω

In conclusione l’abbassamento del valore di lo si paga in termini di maggiore dissipazione di potenza a

R 10 k

1

causa dell’aumento della corrente d’ingresso. Allora lo specchio di Widlar permette di avere un buon compromesso tra

occupazione d’area della resistenza e dissipazione di potenza su di essa.

7.1.7 Tolleranze relative di processo

Per trattare tale problema si consideri il seguente circuito che presenta un recupero ideale della corrente di base

tramite buffer di tensione, cosicché la variazione di corrente è dovuta soltanto alle tolleranze di processo:

i i

I O

1

Q Q

1 2

V

B

Fig. 7.17 Specchio semplice con recupero ideale della corrente di base

L’errore di cui si deve tenere conto è quello dovuto alle tolleranze di processo, cioè al fatto di assumere uguali i due

transistori che operano la funzione di specchio, pur sapendo che per quanto ci si sforzi non esiste un processo così accurato

da garantire l’identità dei due transistori.

Si consideri la corrente di collettore del transistore:

v BE (7.49)

α

= V

i A J e T

C F E ES VII - 11

Specchi di corrente α

∆ = −

la sua variazione ( ) è legata alla variazione dei parametri , , per cui:

i i i J

A

F E

2 1

C C C ES

∆ ∆α ∆ ∆

i A J

= + +

C F E ES (7.50)

α

i A J

C F E ES

Valori tipici sono:

α α − − −

∆ = ∆ = ⋅ ∆ = ⋅

2 2 2

10 A A 2 10 J J 3 10 (7.51)

F F E E ES ES

che danno luogo a:

∆ = ⋅ =

2

i i 6 10 6 %

C C ed ,

Quindi per quanto accurato si possa fare il recupero della corrente di base si avrà sempre una differenza tra i

i I O

nello specchio semplice, almeno del 6%. In realtà per quanto riguarda il BJT, si può migliorare questa tolleranza relativa

nel modo seguente:

introducendo una resistenza di degenerazione di emettitore R E

i i

I O

1 Q

Q 2

1

R R

E E

V B

Fig. 7.18 Specchio semplice con degenerazione d’emettitore ∆

modifica l’espressione della nel modo seguente:

L’inserimento della i i

R E C C

α  

∆ ∆

∆ ∆ ∆

i J

R A

1  

= + + +

C ES

F E E (7.51)

 

α  

i R g R A J

C F E m E E ES 1

Come si vede, nella (7.51) compare il termine che messo a moltiplicare fa diminuire il termine tra parentesi dal

g R

m E ∆

∆ che fa aumentare dell’1%; comunque nel complesso si è

suo 5% all’1%, di contro c’è il termine i i

R R

E E C C in modo tale da ridurre

guadagnato perché si è passati dal 6% al 3%. Si potrebbe pensare di fare molto grande la R E

ulteriormente il contributo dato dal termine fra parentesi, ma ciò non è possibile perché all’aumentare della cresce il

R E

∆ . Se invece le due sono piccole possono essere fatte molto vicine nella fetta di silicio, assumendo così

termine R R R

E E E

una buona tolleranza relativa di processo. ∆

tanto elevata fintanto che si mantiene

Quindi si va verso un compromesso, ovvero si cerca di fare una R R R

E E E

[ ]

∈ ÷ =

. Con è:

sotto l’1%. I valori tipici che ne seguono sono: g R 4 5 g R 5

m E m E

I =

C R 5

E

V

T = = =

Essendo si ha che è il valore ottimale della caduta di tensione su entrambe le ;

R

V I R V 5

V 125

mV E

R C E R T

E E

[ ]

∈ ÷ . Da notare inoltre che nel caso in cui si voglia realizzare uno specchio con

suoi valori tipici sono V 100 200 mV

R

E = ⋅

una in quanto questa volta .

fattore N bisogna mettere sull’emettitore di Q i N i

R N

2 E O R

VII - 12 Specchi di corrente

7.1.8 Esempio di applicazione dello specchio come elemento di polarizzazione.

Gli usi dello specchio sono molteplici, fra cui:

amplificatore di corrente;

carico attivo;

elemento di polarizzazione.

Un esempio di utilizzo come elemento di polarizzazione è mostrato nella fig. seguente:

V CC R

R E6

E5

Z

I 10µΑ L1 R

R E7

Q

Q 6

5

20µΑ

Q 3 30µΑ Q

7

Q

Q 2

1 Q A

30µΑ

4 0.9V

30µΑ

Z

L2

R

R R Q

E4

E1 E2 8 R E8

V EE

Esempio di utilizzo dello specchio di corrente

Fig. 7.19 µ

=

è un riferimento di corrente, per il momento supposto ideale, da cui si diramano tutte le altre correnti del

I 10 A

R

circuito. Si può notare in fig. 7.19 come da questo riferimento attraverso degli specchi di corrente, si possono generare

delle tensioni di polarizzazione;

Q opera un recupero della corrente di base, che in questo caso è di grande importanza in quanto Q specchia con più di

3 1

un transistore e con fattori N>1; 1 µ

= =

Q2 è realizzato con e quindi con in modo da portare sul carico ;

A 2 A 20 A Z

R R 1

2 1

E E L

2 1

E E

2

µ

Q , Q e Q portano sul carico per cui:

30 A Z

4 5 6 2

L

1

=

= R R

A 3 A

4 1 4 1

E E E E

3

= =

A A R R

5 6 5 6

E E E E µ

se viene richiesta una tensione di nel punto allora si fanno scorrere sul carico attivo Q e passivo

A

0

.

9

V 30 A 8

= Ω tramite il transistore Q che si specchia con Q :

R 6 k 7 5

8

E = =

A A R R

7 5 7 5

E E E E connesso a diodo) in modo da non avere una troppo

Da notare infine che è stato utilizzato un carico attivo (Q R

8 8

E

= = .

elevata assicurando di già V V 0

. 7

V

8 8

CE BE VII - 13

Specchi di corrente

7.2 Specchi di corrente a transistore MOS

7.2.1 Specchio semplice

Analogamente al caso con i BJT, lo specchio semplice in tecnologia CMOS è quello in fig. 7.20.

i

I i

O

M M

1 2

V B

Specchio semplice a transistori MOS

Fig. 7.20

Si è già visto in precedenza che per transistori MOS in saturazione vale:

( ) ( )

W λ

= − +

2

V V 1 V

i k (7.52)

D GS T DS

L

che, trascurando la modulazione della lunghezza di canale, diventa:

( )

W

= − 2

V V

i k (7.53)

D GS T

L

Volendo realizzare uno specchio di corrente di fattore N, cioè:

( ) ( )

= ⋅

W L N W L (7.54)

2 1

notando che per come è caratterizzato il circuito si ha:

=

V V (7.55)

1 2

GS GS = =

i i

e supponendo che si abbiano i parametri e uguali, dalla (7.53), facendo il rapporto tra e si ha:

k i i

V I D

1

T 2

O D

i W W

= =

O N (7.56)

i L L

2 1

I = ⋅ (7.57)

i N i

O I

cioè dipende dal rapporto dei fattori di forma pari ad N.

Questa volta, a differenza del caso bipolare, dal momento che non si ha alcuna perdita di corrente attraverso i gate, non si

ha errore nel trasferimento di corrente. Si consideri adesso il comportamento dello specchio per piccolo segnale (fig. 7.21),

si è interessati alla corrente di cortocircuito in risposta ad una corrente di piccolo segnale in ingresso . M in analogia

i i 1,

o i

al caso bipolare, è connesso a diodo e come tale è possibile sostituirlo con una resistenza incrementale equivalente per il cui

calcolo è opportuno considerare il modello di fig. 7.22, da cui risulta:

1 1

= ≈

r r

|| (7.58)

1

d

g g 1

m m VII - 14 Specchi di corrente

Z

L D

G

i g V

o R

m gs1 d1

M M

1 2

i

i S

r

Modello per il segnale Modello per il calcolo della resistenza equivalente della

Fig. 7.21 Fig. 7.22 connessione a diodo

E’ quindi possibile semplificare il circuito nel modo seguente: i

o

M 2

r

i

i

Modello semplificato per il segnale

Fig. 7.23

da cui:

= (7.59)

i g v

2 2

o m gs

ma è anche:

=

v i g (7.60)

2 1

gs i m

allora dalla (7.59) e (7.60) si ha:

i g

= 2

o m (7.61)

i g 1

i m

Dalla definizione di transconduttanza risulta inoltre:

( )

⋅ ⋅

2 k W L I

i g

= = D 2

2

o m 2 (7.62)

( )

⋅ ⋅

i g 2 k W L I

i m

1 D

1

1

= ⋅ e vale la (7.54), si ottiene:

e poiché I N I

D 2 D 1

=

i i N (7.63)

o i

come bisognava aspettarsi dal momento che la stessa relazione si era ottenuta per ampio segnale.

Dalla fig. 7.22 si nota inoltre che le resistenze d’ingresso e d’uscita sono rispettivamente:

=

r 1 g (7.64)

i m

=

r r (7.65)

o d 2 VII - 15

Specchi di corrente

Come si era trovato nel caso bipolare, anche qui si ha bassa resistenza d’ingresso, alta resistenza d’uscita ed un

guadagno di corrente definito dal rapporto fra i fattori di forma.

7.2.2 Effetto della modulazione della lunghezza di canale e specchio cascodato

A differenza dei BJT, l’effetto dato dalla modulazione della lunghezza di canale, quindi il termine che da la

nella (7.52), non è trascurabile; infatti facendo il rapporto tra la corrente d’uscita e quella d’ingresso,

dipendenza da V DS

considerando i transistori uguali nei parametri e uno specchio con fattore N, dalla (7.52) si ha:

λ

+

 

i 1 V

 

=

O DS 2

N (7.66)

 

λ

+

 

i 1 V

I DS 1 λ

Il coefficiente di modulazione della lunghezza di canale è inversamente proporzionale alla lunghezza di canale L;

÷ , tutt’altro che

ne segue che il fattore tra parentesi nella (7.66), per processi di 1µm o inferiori, dà un errore del 30 50 %

λ

trascurabile. Un primo modo per eliminare tale errore, supponendo con buona approssimazione che il sia uguale per

λ

entrambi i transistori, è quello di aumentare L, rendendo così più piccolo il coefficiente , purché si lasci invariata e

V GS

. Quindi ad un aumento di L deve corrispondere un proporzionale aumento di W.

quindi il fattore di forma W L

Ad esempio se si utilizza un processo CMOS di 1µm e si vuole fare uno specchio con fattore 2, si può scegliere:

  

W 10 W 20

= =

  

  

 L 1 L 1

1 2

Volendo aumentare L del doppio si ottiene:

   

W 20 W 40

= =

   

   

L 2 L 2

1 2

Si nota che il fattore di specchio è rimasto invariato, ma si è dovuto quadruplicare le aree. Questo però va in

contraddizione con l’avanzamento tecnologico che tende a ridurre le dimensioni dei processi, ormai al di sotto di 1µm, sia

allo scopo di ridurre i costi, sia per ottenere migliori prestazioni. Infatti con un aumento delle dimensioni del transistor

aumenta la sua capacità, peggiorando di conseguenza il comportamento alle alte frequenze.

= , ed inoltre utilizzare le minime

Allora il modo migliore per risolvere il problema è quello di rendere V V

DS 1 DS 2 dipende dal carico,

dimensioni offerte dalla tecnologia. Ma, come si può notare dalla fig.7.20, nello specchio semplice V DS 2

= = =

quindi non sarà, in genere, .

mentre V V V V V

DS 1 GS 1 GS 2 DS 1 DS 2

Per rendere indipendente dal carico si considera uno specchio cascodato:

V DS 2 i

O

i V

I G3 M 3

M M

1 2

V

B

Specchio cascodato

Fig. 7.24 VII - 16 Specchi di corrente

Sono due i vantaggi che si possono ottenere con questo specchio: = ; a tal fine deve essere scelta

1. Si migliora l’accuratezza del trasferimento di corrente rendendo V V V

DS 1 DS 2 G 3

opportunamente:

= + (7.67)

V V V

G 3 opt GS 3 GS 1

, 2

dove in realtà e sono da considerare valori continui in quanto tali circuiti vengono prevalentemente utilizzati

V V

GS 3 GS 1

, 2

per la polarizzazione.

2. Si migliora la resistenza d’uscita rispetto quella dello specchio semplice, che risulta:

= (7.68)

2

r g r

o m d

notevolmente maggiore.

Rispetto allo specchio semplice ha bisogno però di una tensione di alimentazione minima maggiore:

= + (7.69)

V V V

G 3 min GS 3 DSsat 2

Si noti che comunque a questi livelli di tensione si perde in accuratezza, non essendo più soddisfatta la (7.67).

7.2.3 Specchio cascode e suo miglioramento

Per ottenere un accurato trasferimento di corrente in luogo del cascodato, che ha il neo di aver bisogno di un ulteriore

nodo di polarizzazione, si utilizza lo specchio cascode:

i

I i

O

M M

3 4

M

M 2

1 V B

Specchio cascode

Fig. 7.25

Volendo realizzare uno specchio con fattore N=1, si impone:

( ) ( )

=

W L W L (7.70)

1 2

( ) ( )

=

W L W L (7.71)

3 4 ≈ , segue:

Dalla (7.71) e dalla condizione di specchio i i

O I

≈ (7.72)

V V

GS 3 GS 4

e quindi, dall’equazione alla maglia:

= =

V V V

DS 1 DS 2 GS 1

, 2 VII - 17

Specchi di corrente

Le resistenze d’ingresso e d’uscita sono rispettivamente:

= +

r 1 g 1 g (7.73)

i m

1 m 3

=

r g r r (7.74)

o m 4 d 4 d 2

dove è quella tipica di un cascode in quanto, a differenza del caso bipolare, non c’è alcun ritorno di corrente, e quindi

r

o e risolve meglio il problema dell’accuratezza; ha

loop di retroazione, attraverso il gate. Rispetto al cascodato ha simile r

o

, ed inoltre ha bisogno di una tensione di alimentazione minima più alta, pari a .

però una maggiore r 2

V

i GS

Per risolvere quest’ultimo svantaggio si ricorre al circuito di fig. 7.26 (cascode migliorato).

i

I i

O

V M

G 4

M

3 M

M 2

1 V B

Specchio cascode migliorato

Fig. 7.26 ed una ;

Si nota che, a differenza del cascode, la minima tensione di alimentazione è pari alla somma di una V V

GS DS

risulta quindi limitato in dinamica come il cascodato. Inoltre, analogamente a quanto fatto per il cascode, si ottiene

= , risolvendo allo stesso modo il problema dell’accuratezza del trasferimento di corrente.

V V

DS 1 DS 2

Il cascode migliorato (fig. 7.26) ha però lo stesso inconveniente del cascodato in quanto necessita di un punto di

alimentazione in più. Esso presenta una resistenza d’uscita analoga a quella del cascode e resistenza d’ingresso pari a:

=

r 1 g (7.78)

i m

1

7.2.4 Specchio di Wilson e suo miglioramento

Direttamente dal suo schema in tecnologia bipolare si ricava:

i I i O

M 3

M M

1 2

V B

Specchio di Wilson

Fig. 7.27

Mentre con i BJT serviva a migliorare il trasferimento di corrente, in questo caso ciò non avviene in quanto

≠ , anzi si trova che:

V V

DS 2 DS 1

= +

V V V (7.79)

DS 1 DS 2 GS 3 VII - 18 Specchi di corrente

E’ possibile concludere che in CMOS lo specchio cascode viene di gran lunga preferito rispetto allo specchio di

= =

e ) e stessi limiti di tensione di

Wilson in quanto hanno stesse resistenze d’ingresso e d’uscita ( r 2 g r g r r

i m o m 3 d 3 d 2

alimentazione, ma quello di Wilson non è accurato.

Esiste comunque un miglioramento di quest’ultimo utilizzando quattro transistori come in fig. 7.28.

i

I i

O

M M

3 4

M

M 2

1 V B

Specchio di Wilson migliorato

Fig. 7.28 = =

a patto che siano verificate le (7.70), (7.71) e quindi la (7.72). Tenendo conto che ed

Si ottiene V V r 2 g

DS 1 DS 2 i m

= 2 si vede che ha le stesse qualità del cascode che comunque risulta preferibile in quanto non essendo

r g r

o m d

retroazionato, come il miglioramento di Wilson, di norma non presenta picchi di sovraelongazione nella sua risposta in

frequenza.

7.2.4 Tolleranze relative di processo

Come già visto nel paragrafo 7.1.7 a causa delle imprecisioni di processo i transistori M ed M non sono

1 2

perfettamente uguali e ciò causa tolleranze relative nei parametri dei transistori. Differenziando la (7.53) si ha:

 

( ) ( ) ( )

W W W

∆ = ∆ − + ∆ − ± − ∆

2 2

 

i k V V k V V k 2 V V V (7.80)

D GS T GS T GS T T

 

L L L

dove il segno del terzo termine dipende dal segno della variazione di . Dividendo ambo i membri della (7.80) per la

V

T

(7.35) si ottiene:

( )

∆ ∆ ∆ ∆

i k W L 2 V

= + ±

D T

( ) (7.81)

i k W L V V

D GS T

valori tipici sono: ( )

∆ W L −

= − =

∆ =

∆ = ⋅ 2

2 10 V V 200 mV

V 5

mV

k k 2 10 ( ) GS T

T

W L

e quindi:

V

2 −

≈ ⋅ =

2

T 5 10 5

%

V V

GS T

Questi valori danno luogo a:

∆ =

i i 8

%

D D ÷

che risulta essere una stima ottimistica in quanto si arriva anche a valori del , notevolmente superiori rispetto a

10 12 %

quelli che si ottengono con i BJT. VII - 19

Specchi di corrente

7.2.5 Confronto tra specchi BJT e CMOS

Da un confronto di specchi nelle due tecnologie risulta che con la bipolare è possibile realizzare: resistenze

d’ingresso più basse, d’uscita più alte, grazie al più elevato valore della transconduttanza, e tolleranze relative migliori; di

contro con i CMOS non si presenta il problema delle correnti di base. L’ideale sarebbe quindi realizzare uno specchio che

sfrutti i pregi di entrambe; a tal fine si utilizza la tecnologia BiCmos nel seguente schema:

i

I M

3 i

O

Q Q

1 2

R

V B

Specchio di corrente in tecnologia BiCMOS

Fig. 7.29

dove la resistenza serve a regolare la corrente erogata dal MOS che non deve essere necessariamente pari alla somma

R

delle correnti di base di Q e di Q .

1 2

Questo circuito oltre a richiedere una tecnologia più costosa quale la BiCmos, richiede tensioni di alimentazioni più

+ ).

elevate ( V V

BE GS VII - 20 Capitolo 8

Confronto tra BJT integrati e discreti

8.1 Confronto tra BJT integrati e discreti

In questo paragrafo si analizzeranno i pregi che una realizzazione integrata offre a quella discreta. Si consideri il

circuito di polarizzazione in fig. 8.1: V CC R

R C

C

1 C

C B Q 1

R R C

2 E E

V EE

Fig. 8.1 Circuito di polarizzazione a componenti discreti

Tale circuito può essere realizzato anche a componenti integrati anche se presenta difficoltà legate al

dimensionamento dei componenti che lo costituiscono, ovvero condensatori e resistenze. In genere, i condensatori di

accoppiamento e di by-pass per frequenze medio-basse (1kHz - 100kHz) hanno valori tipici compresi nel range (1nF -

100nF). Tipicamente questi si realizzano utilizzando due strati di polisilicio o di metallo fra i quali si interpone uno strato di

ossido di silicio (SiO ), come in fig. 8.2:

2 Poly 2 Metal 2

SiO SiO

2 2

Poly 1 Metal 2

Fig. 8.2 Schematizzazione condensatori in forma integrata = ∈

Il valore tipico per unità di area di un condensatore così realizzato è di 0.2fF - 1fF e, dalla relazione , si

C T

ox ox

nF µ

=

= 16 2

si deve occupare un’area di silicio pari ad .

vede che se si vuole realizzare una capacità 10

A m

1

C µ 2 VIII - 1

Confronto tra BJT integrati e discreti

Se si confronta quest’area con quella occupata da un transistore bipolare in cui è inserito il medesimo capacitore,

A

µ

= =

2

essendo l’area minima di un transistore pari ad , ricavando il rapporto tra le due aree si ha: .

480

A m condensato

re 2000

A

BJT

Questo risultato evidenzia che per realizzare un condensatore avente le dimensioni sopra indicate occorre occupare

un’area equivalente a 2000 transistori; si intuisce quindi l’enorme spreco di area di silicio per la realizzazione di un tale

condensatore. Questo rappresenta uno dei motivi principali per cui si preferisce, per un circuito integrato, la soluzione

illustrata in fig. 8.3: V CC

R C V o

Q

V 1

i R E

V EE

Fig. 8.3 Circuito a componenti integrati

In essa il guadagno è dato da:

( )

α

= −

V V R R (8.1)

o i C E

Se si volesse realizzare una configurazione più precisa della precedente si potrebbe utilizzare un amplificatore

operazionale con resistenza di retroazione, che fornisce un guadagno in tensione migliore di quello relativo

all’amplificatore realizzato con carico resistivo. La configurazione circuitale dell’amplificatore operazionale è

mostrata in fig.8.4: R 2

R 1

V -

i A V

1 o

+

Fig. 8.4 Amplificatore operazionale invertente

= −

V V R R (8.2)

o i 2 1 α ” dovuto al fattore di trasporto, ma, soprattutto, che si

La precisione è dovuta al fatto che non è presente il termine “

tratta di amplificatore ad alto guadagno. Tuttavia, la precisione si paga in termini di componenti che caratterizzano

l’operazionale. Un’altra soluzione a componenti integrati si può realizzare utilizzando una coppia differenziale, come in

fig. 8.5 nella quale è:

=

V V g R (8.3)

o i m

1

, 2 C

Se si volesse realizzare un elevato guadagno, in questo caso, occorrerebbe scegliere una piuttosto grande con

R C

− maggiore.

conseguente tensione di polarizzazione V V

CC EE VIII - 2 Confronto tra BJT integrati e discreti

In realtà questo non è il metodo migliore di procedere, infatti in tal caso basterebbe connettere in cascata più

=

amplificatori del tipo di fig. 8.4: per realizzare, ad esempio, un amplificatore con guadagno complessivo basta

G 60 dB

= ; così facendo si risolve il

porre in cascata tre amplificatori operazionali ciascuno dei quali con un guadagno G 20 dB =

problema legato alla tensione di alimentazione in quanto occorre applicare una tensione minore per ottenere ,

G 20 dB

= con un solo amplificatore.

rispetto a G 60 dB V CC

R R

C C

V o

Q Q

1 2

V i I

EE

V EE

Fig. 8.5 Stadio ad emettitori accoppiati (coppia differenziale)

8.2 Circuiti ad elevato guadagno a componenti integrati

8.2.1 Configurazioni ad elevato guadagno

Gli amplificatori ad elevato guadagno sono alla base delle configurazioni retroazionate. Esempio di circuito ad alto

guadagno è un integratore ideale: C

R -

V i A V

1 o

+

Fig. 8.6 Integratore ideale

V 1

= −

o (8.4)

V sCR

i Ci si chiede come sia possibile realizzare amplificatori ad elevato guadagno, a quale circuiti di base rifarsi. La risposta

a questa domanda è legata al guadagno complessivo che si vuole ottenere. Svariate soluzioni si possono considerare come,

( )

= ÷

ad esempio, la cascata di più amplificatori, stadi ad alto guadagno (CE), ecc. Se si vuole un guadagno G 90 110 dB

sicuramente non si potrà utilizzare un singolo stadio, ma si ricorrerà a più configurazioni in cascata.

Se si ipotizza di lavorare con uno stadio ad emettitore comune conviene utilizzare un carico resistivo oppure un carico

attivo? In fig. 8.7. e fig. 8.8. sono rappresentate rispettivamente le due configurazioni.

Per poter scegliere la soluzione migliore, ovvero quella che fornisce il guadagno più elevato, basta confrontare i

rispettivi guadagni massimi. Per il transistore con carico resistivo di fig. 8.7, trascurando il segno negativo, si ha:

− −

I I V V V V v

= = = ⋅ = =

C C RC RC CC EE CE 1

A g R R (8.5)

m C C

V V I V V

T T C T T

rappresenta la caduta di tensione ai capi del carico .

dove V R

RC C

VIII - 3

Confronto tra BJT integrati e discreti =

Il valore massimo si ottiene quando e si ha:

v v

CE 1 CE 1 sat

− − −

V V v V V

= ≅

CC EE CE sat CC EE

1

A (8.6)

MAX V V

T T

Il valore di guadagno espresso dalla (8.6) rappresenta il massimo guadagno teorico, ovvero quel valore a cui non si

è trascurabile nella (8.5) dato che le

potrà mai arrivare poiché si rischierebbe la saturazione del transistore. La v CE 1 sat

− = , ovviamente a tensioni più basse di deve ancora tener conto di essa.

tensioni tipiche di lavoro sono V V 1

.

5 V

CC EE

V V

CC CC

R C Q

V

V 2

B

o V

V Q o

i 1 Q

V 1

i

V V

EE EE

Fig. 8.7 CE con carico resistivo Fig. 8.8 CE con carico attivo

Analogamente a quanto fatto per il transistore con carico resistivo, si calcola il massimo guadagno per il transistore

con carico attivo in fig. 8.8. Si ha:

  ⋅

     

I V V V

V

( ) 1

     

= = =

C AN AN AP

AP

 

A g r || r || (8.7)

     

+

m c c

1 2  

V I I V V V

     

 

T C C T AN AP

e rappresentano rispettivamente le tensioni di Early per un transistore NPN e PNP (in genere

Dove V V AP

AN

< ). In questo caso il guadagno trovato coincide con il guadagno massimo perché l’espressione (8.7) è

V V

AP AN −

indipendente dalla tensione di alimentazione .

V V

CC EE − = + ≈ per polarizzare in zona attiva

Dalla fig.8.8 si intuisce che occorre garantire almeno V V v v 900 mV

CC EE BE CEsat

− =

e Q , questo è il motivo per cui oggigiorno si lavora anche con tensioni .

Q V V 1 V

1 2 cc EE

Fatte le suddette considerazioni si confrontano di seguito i due risultati espressi dalle (8.6) e (8.7); supponendo

= − =

=

, e si ha:

V 100 V V V 3 V

V 50 V

AP

AN CC EE

− − −

V V v V V

= ≅ = 

→

dB

1

CC EE CE sat CC EE

A 120 41 dB (8.8)

MAX V V

T T

  ⋅

     

I V V V

V

( ) 1

     

= = = = 

→

dB

C AN AN AP

AP

 

|| || 1333 62 dB

A g r r (8.9)

     

+

1 2

m c c  

V I I V V V

     

 

T C C T AN AP

Confrontando la (8.8) e la (8.9) si trova che la configurazione a emettitore comune con carico attivo offre, a parità di

tensione applicata, un guadagno massimo più elevato di quella con carico resistivo. Si può considerare un carico attivo a

specchio di corrente per la configurazione a emettitore comune (fig. 8.9).

Si trovano i seguenti risultati:

  ⋅

  

  

I V V V

V

( ) 1

     

= = = −

C AN AN AP

AP

 

A g r || r || (8.10)

     

+

1 2

m c c  

V I I V V V

     

 

T C C T AN AP

=

r r (8.11)

π 1

i =

r r || r (8.12)

1 2

o c c VIII - 4 Confronto tra BJT integrati e discreti

V CC r

c2

Q Q

3 2 V o

r V

V

c2 Q

i

o 1 r

o

I V

B Q

i r

1 i

V EE

CE con carico attivo a specchio di corrente

Fig. 8.9

Si può fare qualcosa di simile con una configurazione a collettore comune. In questo caso non si parlerà di collettore

comune con carico attivo, ma la presenza del carico servirà solo a polarizzare il circuito (fig.8.10):

V CC

V

I Q V

i

B 1 o

r V Q

c2 i 1 V o

Q Q

3 2 r r

i r

c2 o

V EE

CC con carico attivo a specchio di corrente

Fig. 8.10

Infine si può realizzare anche una configurazione a base comune utilizzando gli specchi di corrente (fig. 8.11).

V CC

Q 4 Q

Q 3

5 r

o V

V o

o

Q Q Q

6 2 2

r

I i

r

B I

i

I

Q Q i

7 1

V EE

CB con carico a specchio di corrente

Fig. 8.11 = = <<

perché si tratta di due transistori connessi a diodo in serie: Q e Q . In genere e quindi

Si ha r 2 g r 2 g r

6 7 π 1

m m

la base si può ritenere a massa. Si trova:

α

= ⋅

V V r (8.13a)

3

o i c

r 2 g (8.13b)

i m

β

≅ ⋅

r r (8.13c)

2 2

o c VIII - 5

Confronto tra BJT integrati e discreti

La corrente si specchia da Q in Q e in Q . La corrente in Q attraversa Q e Q a sua volta quella in Q viene

I 5 3 4 4 6 7 7

B

specchiata in Q . Si deve così garantire che la corrente specchiata in Q uguagli quella specchiata in Q . La presenza di Q

1 3 1 6

+ =

serve a garantire una caduta di tensione almeno pari a per la base di Q . Al posto di Q si poteva

0

.

7 V 0 .

7 V 1 .

4 V 2 6

utilizzare una resistenza, ma sarebbero nati problemi di dimensionamento perché ad es. per avere una caduta di tensione

µ

= , una resistenza molto grande e quindi un’area

dell’ordine di 1V si sarebbe dovuto scegliere, fissata la corrente I 10 A

B

molto più grande di quella occupata da un transistore connesso a diodo.

Se si volesse realizzare un cascode con uno specchio di corrente si avrebbe il circuito rappresentato in fig. 8.12:

V CC Q

Q 4

5 R C

V Q

B3 V

3 o

r

I o

Q

B V 2

o

V Q

B2 2 V i Q 1

Q

V r

1

i i

V EE

Cascode con carico attivo a specchio di corrente

Fig. 8.12

1 β

= ⋅

R r (8.14a)

C 3 c 3

2

=

r r (8.14b)

π

i 1

β

= ⋅

r r (8.14c)

o 2 c 2 ( )

α

= − ⋅

A g r || R (8.14d)

m o C

Si consideri lo stadio differenziale con carico attivo a specchio di corrente di fig. 8.13:

V CC

Q Q

3 4 V o

Q Q

1 2

I V

B i

Q Q

5 6

V EE

Stadio differenziale con specchi di corrente

Fig. 8.13 VIII - 6 Confronto tra BJT integrati e discreti

In esso è: =

= A A

A A (8.15a)

E E

3 4

E E

1 2

= = = = =

I I I I I 2 I I I 2 (8.15b)

C B C C B C C B

6 1 2 3 4

Si è utilizzato lo specchio di corrente sia come carico attivo (Q ) sia come elemento di polarizzazione (Q - Q ). Il

4 5 6

circuito è perfettamente simmetrico. Ai fini del piccolo segnale basta sostituire allo specchio di corrente (Q - Q ) la

5 6

, invece lo specchio realizzato con Q e Q può presentare situazioni differenti. Si noti,

resistenza di collettore r 3 4

c 6

innanzitutto, che vi è una sola uscita e non due come nell’amplificatore con carico resistivo e, inoltre, lo specchio Q - Q

3 4

svolge un’azione molto importante; si proceda con un’analisi per piccolo segnale.

Nel nodo (A), visto che si tratta di un nodo ad alta impedenza, può essere utile sostituire l’equivalente di Norton

: si supponga di cortocircuitare l’uscita e si calcoli

rappresentando l’uscita con un generatore di corrente e la resistenza R

o = −

; attribuendo alle correnti il verso che va dall’alto verso il basso si trova (non si stanno

la corrente I I I I

o o c c

4 2

= = per la presenza dello specchio di corrente

considerando gli errori nel trasferimento dovuti allo specchio), ma I I I

c c c

4 3 1

e sostituendo si ha:

= −

I I I (8.16)

o c c

1 2 V

Bisogna legare e alla tensione di ingresso . Non vi è alcuna differenza tra il circuito in esame e quello

I I i

c c

1 2

resistivo quindi si trova:

1

= − =

I I g V (8.17)

c c m i

1 2 2

dove le correnti e sono in controfase, pertanto sostituendo nella (8.16) si ha:

I I

c c

1 2

=

I g V (8.18)

o m i

1

, 2 , resistenza a circuito aperto? E’ facile verificare che la resistenza verso Q è , quella verso Q non

Quanto vale R r

4 2

o c 4

sembrerebbe a prima vista perché l’emettitore non è esattamente a massa. In realtà a causa di una leggera retroazione

r

c 2

=

e Q si ha e quindi:

attraverso Q R r || r

1 3 o c c

2 4

( )

= ⋅ ||

V V g r r (8.19)

o i m c c

1

, 2 2 4

Si capisce che lo specchio svolge una funzione di polarizzazione e anche, in questo circuito, una funzione sul segnale,

ovvero non è solo un carico attivo come nell’emettitore comune, ma è soggetto anche al passaggio del segnale.

Come agisce sul segnale? Si è visto che i segnali che viaggiano in Q e Q sono in controfase, ma è anche vero che lo

1 2

specchio Q - Q genera un segnale con polarità diretta dall’alto verso il basso, quindi lo specchio converte il segnale

3 4

differenziale in un segnale singolo che è pari alla somma dei due segnali provenienti da Q e da Q . La somma dei due

2 4

segnali diventa la corrente di uscita . In definitiva nello stadio differenziale lo specchio di corrente svolge la funzione

I o

fondamentale di conversione da segnale differenziale a segnale singolo. Il segnale differenziale è in controfase, lo

specchio di corrente lo mette in fase e lo manda in uscita.

Si sottolinea l’importanza dello specchio di corrente considerando al suo posto un carico attivo che non è un carico a

specchio. La fig.8.15 mostra che anche in questo caso si ha una singola uscita e quindi sembrerebbe che si è effettuata una

conversione da segnale differenziale a segnale singolo.

La differenza sostanziale risiede nel fatto che il transistore Q non fa passare alcun segnale visto che lo specchio di

1

corrente in CE non è soggetto ad alcun passaggio di segnale, serve solo per la polarizzazione. L’unico segnale che va in

uscita è la corrente di Q . Così si sono persi di guadagno perché stavolta si ha:

6 dB

2

V ( )

1

= ⋅

o ||

g r r (8.20)

m c c

1

, 2 2 4

2

V i VIII - 7

Confronto tra BJT integrati e discreti V CC

Q Q

3 4 V o

Q

Q 2

1

I V

B i

Q Q

5 6

V EE

Stadio differenziale con specchi di corrente

Fig. 8.15

Da questo confronto si intuisce che la soluzione con il carico attivo a specchio di corrente è la migliore in quanto

prevede un recupero di nel guadagno (8.19). Si scopre pertanto l’importanza dello specchio di corrente ai fini del

6 dB

segnale differenziale e si suole parlare di “ Recupero della piena transconduttanza”.

Si poteva utilizzare anche uno schema del tipo in fig.8.16.

V CC

Q 4 Q

Q 3

5

Specchio di corrente e carico attivo per lo stadio differenziale

Fig. 8.16

In questo caso anziché mettere il segnale sulla singola uscita si mette come uscita differenziale. Con un carico di

questo tipo che vantaggi si avrebbero? In questo caso si hanno due generatori di corrente: uno su Q e uno su Q , se l’uscita

2 4

si prende singola non si risolve niente, ma se si prende in forma differenziale si riesce ad ottenere il recupero della

transconduttanza. In questo caso non si fa una conversione da segnale differenziale a segnale singolo perché si trova in

uscita ancora un segnale differenziale.

Si analizzi, adesso, l’importanza dello specchio di corrente sul guadagno di modo comune. Si prova che la funzione

che svolge uno specchio di corrente per un guadagno di modo comune è più importante di quella che svolge per un

∆ =

guadagno di modo differenziale. Si applichi in ingresso un segnale di modo comune: . Si trova, analogamente a

0

V

i

quanto visto per il segnale di modo differenziale, che:

= −

I I I (8.21)

o c c

4 2

= =

I I I (8.22)

c c c

4 3 1

= −

I I I (8.23)

o c c

1 2

tuttavia se i segnali applicati ai due rispettivi ingressi sono uguali, per la simmetria del circuito:

V

= = i

I I (8.24)

c c

1 2 2 r

c 6

da cui segue:

= 0

I (8.25a)

o VIII - 8 Confronto tra BJT integrati e discreti

= 0

A (8.25b)

C

dove rappresenta il guadagno in tensione di modo comune. Non si sviluppa tensione in uscita in presenza di modo

A

C =

comune in ingresso. Quello in esame è il caso ideale in cui e gli specchi generano correnti uguali. Nel caso reale

I I

c

1 c 2

bisogna tenere conto di alcuni errori legati alle tolleranze introdotte dallo specchio. Questa situazione si traduce in:

ε

= ±

(

1 )

I I (8.26)

c 4 c 3

Non aver considerato questa ipotesi iniziale conduceva ad ottenere un guadagno di modo comune nullo. Sostituendo

nella (8.23) si ha: V

ε ε

= ± − = ± i

(

1 )

I I I (8.27)

o c 1 c 2 2 r

c 6 ε −

≠ 2

e, in particolare, che è molto grande ed (tolleranza del segnale). Il guadagno reale di

Si trova 10

0

I r

o c 6

modo comune risulta:

R

ε

= ± o

A (8.28)

C 2 r 6

c

Concludendo, lo specchio di corrente dà un buon contributo ai fini dell’attenuazione del guadagno di modo comune

visto che mette il segnale di modo comune in controfase e ne fa la differenza. Tanto minore è la tolleranza relativa allo

specchio, tanto più accurato è lo specchio di corrente, tanto più piccolo è il guadagno di modo comune.

8.2.2 Punto di lavoro fissato con specchio di corrente

Si è detto più volte che per fissare la corrente di lavoro di un circuito con carico attivo o carico a specchio si utilizza

uno specchio di corrente. Ma perché si utilizza uno specchio per fissare la corrente?

Occorre fissare la corrente in maniera stabile sia per circuiti a componenti discreti sia per circuiti a componenti

integrati. Si consideri il circuito rappresentato in fig.8.17:

V CC

Q Q

3 2 V o

A

I Q

V

B 1

i

V EE

CE con carico attivo

Fig. 8.17

Se si riesce a realizzare una corrente stabile si avrà la stabilità sulla corrente di lavoro. Tuttavia si pone un

I B

problema: con la si fissano le correnti di lavoro di Q e di Q (si suppone che i tre transistori siano in zona attiva), ma

I 1 2

B su Q dal suo collettore, visto che il transistore è un generatore di corrente

come sarà possibile fissare forzare la corrente I 1

B

e la corrente di Q la fissa ?

V

I 1 B

1

C tale che la corrente che scende dall’alto sia esattamente uguale a quella

Come si può pensare di realizzare una V B

proveniente dal basso? VIII - 9

Confronto tra BJT integrati e discreti Ω

Nel nodo A (ad alta impedenza) vi è una impedenza dell’ordine di , se non più alta, e basta una tolleranza di

1 M

µ (differenza tra e ) per far saturare Q o Q portando uno dei due ad un potenziale o ; e

I I V I I

1 A V

1 2 EE

C C CC C C

1 2 1 2

e di sono:

devono essere perfettamente identiche. Graficamente le caratteristiche di uscita di I I

C C

1 2

I

c1

I

c2 Q

Q 2

1 V V

o ce

Caratteristiche di uscita e punto di lavoro per Q e Q

Fig. 8.18 1 2

V

La tensione di uscita nasce dall’intersezione delle due caratteristiche di uscita di Q e di Q , come mostrato in

1 2

o

fig.8.18. Se vi è una piccola tolleranza (una deriva termica, ecc.) le correnti di base vengono leggermente modificate e il

punto di lavoro si può spostare determinando una situazione di saturazione per Q e di funzionamento in zona attiva per Q

1 2

o una situazione di saturazione per Q e di funzionamento in zona attiva per Q . Con due caratteristiche piatte è molto

2 1

difficile che si rimanga in una zona in cui entrambi i transistori Q e Q siano polarizzati direttamente, basta una piccola

1 2

variazione delle correnti di base affinché si verifichi una delle due situazioni sopra elencate. =

che renda .

Occorre trovare una soluzione al problema, ovvero occorre fissare una tensione particolare I I

V B C C

1 2

Come è possibile ottenere questa tensione? Il circuito in fig. 8.17 non è nato per lavorare ad anello aperto, infatti, si cercano

di costruire i blocchi base per un amplificatore ad elevato guadagno che dovrà lavorare in configurazione retroazionata.

I circuiti che si studiano costituiscono parti fondamentali di un circuito più complesso che sarà impiegato ad anello

chiuso. Allora il circuito di fig. 8.17 sarà seguito da un blocco A e preceduto da un blocco A per poi essere retroazionato

3 1

in condizioni di funzionamento come mostrato in fig. 8.19:

V CC

Q Q

3 2 V o

A 3

I V Q

B B 1

A 1 V EE

Configurazione di un circuito retroazionato

Fig. 8.19

Adesso è possibile rispondere alla domanda precedente, infatti, sarà la retroazione che si preoccuperà di fissare la V B

=

opportunamente affinché la condizione sia soddisfatta.

I I

C C

1 2

Si potrebbero presentare altre soluzioni? Il punto di equilibrio è rappresentato da un’unica soluzione. Non è possibile

che un circuito possa essere in saturazione o interdetto con entrambe le condizioni compatibili; se si progetta il circuito i

maniera tale che Q e Q siano in regione attiva si è sicuri che l’unica situazione che si verifica è quella di regione attiva. Se

1 2 =

e Q sono in regione attiva segue che necessariamente . In genere, lo sforzo maggiore è quello di ottenere il

Q I I

1 2 C C

1 2

punto di equilibrio desiderato che renda Q e Q in regione attiva.

1 2 VIII - 10 Capitolo 9

Risposta in frequenza

Una approfondita analisi in frequenza è motivata dalla necessità di utilizzare circuiti retroazionati

nell’implementazione di gran parte delle funzioni richieste nel processamento di segnale in banda base. Si tratta di segnali

la cui frequenza può andare da qualche decina di hertz fino a qualche decina di megahertz, passando dal segnale telefonico

(300 Hz-3.4 kHz), al segnale audio di alta qualità (20 Hz- 20 kHz), al segnale video tradizionale (alcuni megahertz) per

arrivare alle frequenze di 10-20 MHz del segnale video di alta definizione.

Il processamento dei segnali in banda base richiede spesso la realizzazione di funzioni complesse e di elevata

accuratezza la cui implementazione è basata su topologie retroazionate facenti frequentemente uso di amplificatori ad alto

guadagno per soddisfare gli elevati requisiti di stabilità dei parametri di prestazione normalmente richiesti.

Trattandosi di amplificatori operanti ad anello chiuso diventa di fondamentale importanza andare a valutare poli e zeri

(non solo quindi quelli dominanti) sia per garantire il desiderato grado di stabilità in frequenza, sia, come si vedrà più

avanti, per una corretta definizione della banda ad anello chiuso. Essendo la stabilità legata al contributo di fase alla

frequenza di transizione (frequenza alla quale il guadagno di anello è unitario), e potendo tale frequenza in alcuni casi

raggiungere le decine o persino centinaia di megahertz (processamento in banda video), poli e zeri di altissima frequenza

(diverse centinaia di megahertz) devono essere considerati attentamente in quanto danno contributi di fase affatto

trascurabili. Per esempio, un polo o un zero a frequenza 10 volte più alta della frequenza di transizione da un contributo di

fase di circa 6 gradi.

Calcolando la FdT ci si accorge subito che, anche un circuito molto semplice costituito dalla cascata di un collettore

comune con un emettitore comune, conduce ad una rete di 3 poli e 2 zeri che è al limite di ciò che verosimilmente è

possibile fare con un calcolo manuale. Se si complica il circuito aggiungendo più stadi e si sostituisce ad ogni transistore il

modello equivalente per piccolo segnale, si è subito alle prese con una rete di notevole complessità e di elevatissimo ordine.

I programmi software che si possono utilizzare per analizzare le reti elettriche di interesse permetteranno di calcolare

la funzione di trasferimento e quindi i poli e gli zeri, ma tali poli e zeri hanno generalmente un’espressione così complicata

che non sarà affatto facile trovare la strada di una semplificazione matematica. In ogni caso, un’analisi con programmi di

calcolo fatta a questo livello priverebbe spesso della possibilità di comprendere a fondo il comportamento fisico del

circuito.

D’altra parte è di fondamentale importanza disporre di equazioni per i poli e gli zeri, contenenti pochi termini

dominanti anche se di non elevata precisione (errori del 20-30% sono più che accettabili), su cui basare sia una prima

progettazione carta e penna, sia la successiva ottimizzazione tramite calcolatore.

Fortunatamente il calcolo di poli e zeri in maniera semplice è intrinsecamente resa possibile dalla natura delle

configurazioni circuitali di base impiegate nella progettazione elettronica.

Infatti è possibile dimostrare, e indirettamente verrà fatto, che:

Poli e zeri sono generalmente reali

Poli e zeri sono generalmente poco interagenti IX - 1

Risposta in frequenza

Il fatto che i poli sono poco interagenti significa che i circuiti che si andranno ad analizzare possono, con buona

approssimazione, essere ricondotti al modello semplificato di fig. 9.1, dove ciascuna maglia è indipendente dalle altre.

R

i V

V V

2

1 o

+ R

g V R

g V

V o1

C C

m 1 o2

m 2 C

i i o1

- o2

Fig. 9.1 Modello semplificato per un circuito con maglie non interagenti

Grazie a questa rappresentazione semplificata, la cui funzione di trasferimento è:

V g R g R

= =

o m

1 o

1 m 2 o 2

A

( s ) + + +

V (

1 sR C )(

1 sR C )(

1 sR C )

i i i o

1 o

1 o 2 o 2

si può immediatamente calcolare i poli in quanto legati a semplici costanti di tempo. nei BJT e nei MOS che

Tuttavia i circuiti nella realtà non si presentano in questo modo per via delle capacità C C

µ gd

mettono in comunicazione le maglie e sono quindi responsabili degli zeri della FdT.

Per gli zeri quindi si dovrà ricorrere ad una tecnica appropriata di calcolo, da applicare prima che il circuito venga

trasformato secondo la fig. 9.1. Questo calcolo può essere eseguito sulla base del modello in fig. 9.2, notando che uno zero

è presente ogni qualvolta esiste un cammino capacitivo che collega un ingresso con una uscita, intendendo con ingresso ed

uscita due nodi di trasmissione locale del segnale e non soltanto l’ingresso e l’uscita dell’intero circuito.

C

f C

f

Z

S Z

S

+ A V V

+

V o V

i

s Z o

+

V

L

- - Z

s G V L

M i

-

Fig. 9.1 Cammino capacitivo tra ingresso e uscita Fig. 9.2 Modello semplificato del circuito di fig.9.1

Uno zero si ha quando:

=

V ( s ) 0

o

e poiché

= ⋅

V ( s ) I ( s ) z

o o L

deve essere:

=

I ( s ) 0

o eguaglia quella del generatore comandato, cioè quando:

che si verifica quando la corrente su C f

( )

− ⋅ =

V V sC G V (9.1)

i o f M i

G

= =

⇒ M

V 0 Z (9.2)

o C f IX - 2 Risposta in frequenza

Si nota che se il condensatore è connesso tra due nodi il cui guadagno è di tipo non-invertente lo zero è nel semipiano

sinistro, altrimenti si troverà nel semipiano destro. Pertanto l’approccio mostrato dà anche l’informazione corretta di

segno, cosa di fondamentale importanza nella valutazione del contributo di fase da esso introdotto.

Dopo aver opportunamente calcolato gli zeri secondo l’approccio appena descritto, si devono introdurre tecniche di

calcolo dei poli che consentano di ricondursi alla forma semplificata di fig. 9.1. Alcuni teoremi, o semplici accorgimenti

matematici, come il teorema di Miller, il metodo di Cartesio ed il metodo delle costanti di tempo, congiuntamente a

considerazioni circuitali derivate da una attenta osservazione della rete, possono aiutare nel calcolo semplificato della

funzione di trasferimento.

9.1 Teorema di Miller

Hp: Sia data una rete lineare e bidirezionale (tale cioè che valga il teorema di reciprocità), ai suoi nodi A e B è

connessa l’ammettenza Y. Sia K il rapporto costante tra le tensioni dei nodi B e A rispetto al nodo di riferimento.

Ts: Allora la rete è equivalente alla rete ottenuta dalla precedente sconnettendo l’ammettenza Y e connettendo le

( )

( )

= ⋅ − = ⋅ −

ammettenze e rispettivamente tra il nodo A ed il nodo di riferimento e tra il

Y Y 1 K Y Y 1 1 K

1 2

nodo B ed il nodo di riferimento, dove K é il rapporto di trasferimento di tensione.

Y V

= B

K ˆ V A A B

Y Y

1 2

( )

B

A = ⋅ −

Y Y 1 K RETE

1

RETE ( )

= ⋅ −

Y Y 1 1 K

2

Fig. 9.3 Fig. 9.4

=

In particolare se si ha:

Y sC

C ( )

= −

C C K

1 A B

1 C C

B

A 1 2

( ) RETE

= −

C C K

1 1

2

RETE

Fig. 9.5 Fig. 9.6

Chiaramente questo tipo di trasformazione risulta utile solo se é una quantità . Il teorema di Miller permette

reale

K

di semplificare l’analisi del circuito in quanto va incontro all’obiettivo di disaccoppiare le maglie della rete.

che si studiano sono , il teorema di Miller dà risultati

E’ necessario notare che poiché gli amplificatori unidirezionali

sbagliati sulla capacità in uscita, tuttavia poiché nella maggior parte dei casi la capacità responsabile dell’accoppiamento

nei BJT e nei MOS) è molto minore della capacita di carico (o capacità in uscita), il contributo sull’uscita e’

( C C

µ gd

trascurabile. Per questi motivi non si applicherà l’effetto Miller sull’uscita.

mai IX - 3

Risposta in frequenza

9.2 Metodo di Cartesio

In genere le FdT di cui ci si occuperà avranno la forma seguente:

( ) A A A

= = =

0 0

0

A s + +  

   

2 2

1 b s b s s s s

1 1 (9.3)

− − − + +

 

   

1 2 s

1 1 1

 

   

 

   

p p p p p p

1 2 1 2 1 2

<< allora i poli saranno entrambi reali. In tal caso il denominatore diventa:

Se esiste un polo dominante p p

1 2

( ) 1 1

≅ − + 2

D s s s

1 (9.4)

p p p

1 1 2

quindi: 1 1

= − =

b b

1 2

p p p

1 1 2

da cui: b

1

= − = − 1

p p (9.5)

1 2

b b

1 2

Il metodo si può generalizzare al caso di N poli o zeri. Nel caso di 3 poli si ottiene:

 

( ) s s s

= + + + = −  

2 3

D s 1 b s b s b s 1 1 1

  

1 2 3 

 

 p p p

1 2 3

cioè:     3

( ) 1 1 1 1 1 1 s

= − + + + + + −

   

2

D s 1 s s (9.6)

   

   

p p p p p p p p p p p p

1 2 3 1 2 1 3 2 3 1 2 3 << <<

Se esiste una situazione di poli dominanti uno sull’altro cioè: i poli saranno reali e si potrà anche

p p p

1 2 3

scrivere: 2 3

( ) s s s

≅ − + −

D s 1 (9.7)

p p p p p p

1 1 2 1 2 3

da cui si ricava:

1 b b

= − = − = −

1 2

p p p (9.8)

1 2 3

b b b

1 2 3

9.3 Metodo delle costanti di tempo

Data una FdT:

+ + + +

2 M

( ) 1 a s a s ........ a s

= 1 2 M

A s A (9.9)

+ + + +

0 2 N

1 b s b s ........ b s

1 2 N IX - 4 Risposta in frequenza

( )

E’ possibile determinare i coefficienti e di attraverso calcoli basati sulle costanti di tempo associate ai

a b A s

i i

condensatori con gli altri condensatori in corto o a circuito aperto.

In particolare questo metodo permette di calcolare il polo dominante, se esiste, attraverso un calcolo semplice di

costanti di tempo basato sull’osservazione diretta della rete.

= , dove è la resistenza vista ai morsetti di quando tutti gli altri condensatori

Si può dimostrare che: R C

b R C i i

1 i i

i

sono un circuito aperto. N 1

∑ ⇒

= − . Se esiste un polo dominante

Nel caso generale poli e zeri sono complessi coniugati e b

1 p

=

i 1 i

≅ −

<< = esso sarà reale, quindi: ,

1

b p

1

,...,

p p i N 1 1

i

1

segue: 1 1 1

≅ − = = −

b p ∑ (9.10)

1 1

p b R C

i i

1 1 i

9.4 Stadi ad emettitore comune ed a source comune

Gli stadi ad emettitore comune ed a source comune, semplificati per il calcolo della FdT, sono mostrati

rispettivamente nelle figure 9.8 e 9.9.

R C R C

L L L L

V V

R R

o o

s s

+ +

C C

V V

s s

s s

- -

Fig. 9.8 Emettitore comune Fig. 9.9 Source comune

Applicando il teorema di Thevenin si può ad entrambi associare lo stesso modello equivalente per piccolo segnale,

come mostrato in fig. 9.10, supposto di assegnare a ciascun parametro il significato simbolico in tabella I:

BJT MOS

( )

+

R r || r R R

i π b s s

R C

i f + +

A B C C C C C

i π

V s s gs

o C C C

f µ gd

+ +

C

+ i* C C C C

g V

i* o

V V m L cb L db

C R

C

i i o

o

- R R || r R || r

o L c L d

i*

V r V

π i

V

+ + i

r r R

π

b s

Fig. 9.10 Modello equivalente Tabella I

IX - 5

Risposta in frequenza

9.4.1 Analisi accurata

Dalle equazioni di Kirckoff ai nodi A e B si trova:

− ( )

*

V V = + −

* *

i i sC V sC V V (9.11a)

i i f i o

R

i

( ) V

− = +

* * 0

sC V V g V

f i m i

0 R (9.11b)

0

+

1 sR C ( )

0 0 − −

g R 1 s C g

V

( ) = = 0

m f m

[ ]

0 ( ) ( ) ( )

A s (9.12)

+ + + + + ⋅ + + + ⋅ 2

V 1 R C C R C C g R R C s R R C C C C C C s

i 0 0 0 0 0

f i i f m i f i i o f f i

1 1

= − = − ( ) ( )

p (9.13)

+ + + +

1 b R C C R C C g R R C

1 o o f i i f m i o f

( ) ( )

+ + + +

R C C R C C g R R C

b

= − = − o o f o i f m i o f

( )

1

p (9.14)

+ +

2 b R R C C C C C C

2 i o i o f o f i

Se si suppone C 0

o

1 1

= − ≅

[ ] ( )

p ( ) (9.15)

+ + + +

1 R C C 1 g R R C R C g R C

i i f m o o f i i m o f

( )

+ +

C C 1 g R g

1

= − ≅ +

i f m o m

p (9.16)

2 R C C R C C

o f i o f i

9.4.2 Analisi semplificata >>

In questa analisi si suppone in modo da trascurare il contributo di . Il guadagno a bassa frequenza può

R r r

S b b

essere facilmente calcolato trascurando nel circuito gli effetti capacitivi. Come visto precedentemente esso è dato da:

V = −

o g R (9.17)

m o

V

i Si valutano ora poli e zeri della FdT. Come visto prima, lo zero può essere calcolato considerando l’accoppiamento

tramite il condensatore tra il nodo d’ingresso A ed in nodo di uscita B.

C f

R

= o

V I (9.18)

+

o o

1 sR C

o o = =

Imponendo , segue , e quindi:

V 0 I 0

o o

( )

= − − =

* *

I sC V V g V z g C (9.18a)

o f i o m i m f

zero reale positivo.

Si nota che non c’è nessun errore di approssimazione nel calcolo dello zero. Per quanto riguarda il calcolo dei poli,

di valore molto più piccolo rispetto ad altri condensatori presenti nella rete, si può trascurarne

essendo il condensatore C f

l’effetto in uscita. Si vedrà più avanti, parlando della compensazione in frequenza, che, se il condensatore di accoppiamento

tra un nodo di ingresso ed un nodo di uscita di un amplificatore invertente ha un valore elevato (paragonabile al

condensatore in uscita), esso determina in maniera dominante sia il polo in ingresso che quello in uscita.

IX - 6 Risposta in frequenza

Si supponga che esista una situazione di polo , ipotesi molto frequentemente verificata, e si

fortemente dominante

applichi inizialmente il teorema di Miller. Ci si ritrova quindi con un diagramma di Bode come quello mostrato in fig.9.11,

anche se al momento non si è in grado di dire se l’applicazione del teorema di Miller ha condotto ad un risultato corretto.

|A| ω D

Fig. 9.11 Diagramma di Bode di una FdT a polo dominante

Si consideri il modello in fig. 9.12:

R

i i*

V

+ i* R

g V

V o

m C

C

i o

C K(jω)

- i f

Fig. 9.12 Modello a due maglie indipendenti

Il polo in uscita è dato da:

1

= −

p (9.19)

o R C

o o

Per calcolare il polo in ingresso si considera:

ω ω

= −

K ( j ) g z ( j )

m o

Dove: R

= = o

z R || C +

o o

0 1 sR C

o o

e quindi: 1

= − [ ]

p ( )

+ +

D R C C 1 g z

i i f m o 1

≈ ω ω

<< =

ha un polo che coincide con il polo in uscita. Pertanto si può dire che se

L’impedenza z z R

o o o i o R C

o o

cioè se la frequenza alla quale si presenta il polo in ingresso è molto minore della frequenza del polo in uscita allora il polo

in ingresso è: 1

= − [ ]

p ( )

+ +

D R C C 1 g R

i i f m o IX - 7

Risposta in frequenza

Sotto queste ipotesi l’applicazione del teorema di Miller è stata corretta. Se invece dopo aver applicato il teorema di

ω ω

>>

Miller il polo dominante risulta essere in uscita, cioè se allora significa che alla frequenza alla quale interviene il

i o

polo in ingresso (il secondo polo in questo caso) l’impedenza di uscita si è ridotta notevolmente da poter essere

z o

approssimata come un corto circuito. Pertanto la capacità non subisce l’amplificazione per effetto Miller ed i poli del

C f

circuito avranno quindi la seguente espressione:

1

1

= − = − ( )

p p +

D i

R C R C C

o o i i f

La capacità viene quindi a trovarsi semplicemente in parallelo con la capacità d’ingresso. In conclusione la

C f

risposta in frequenza tipica degli stadi ad emettitore comune ed a source comune è quella mostrata in fig. 9.13.

|A| ω

Z

ω ω

D S

Fig. 9.13 Diagramma di Bode con poli e zeri

Si tratta quindi di una risposta in frequenza caratterizzata da due poli di bassa frequenza e da uno zero di alta

frequenza nel semipiano destro.

= ≈

Se o comunque , non si può più trascurare la resistenza In questo caso infatti il polo in ingresso ha

N.B. R 0 R r r .

S S b b

≈ ≈

una resistenza molto bassa: ci si aspetta quindi che il polo dominante sia in uscita. Se in questo caso si

R r || r r ;

π

i b b

trascurasse la resistenza si otterrebbe una FdT a singolo polo, commettendo un errore notevole.

r

b

9.4.3 Stadi a emettitore e source comune in cascata

Un esempio di amplificatore di questo tipo (BiCMOS) completo del circuito di polarizzazione è mostrato in fig. 9.14.

V CC

M

4 M

5

M

3 Q 2 C

L

I

B R

S M

1

+

V s - C

S V EE

Fig. 9.14 Source comune in cascata con un emettitore comune

Questa soluzione ha il vantaggio della resistenza d’ingresso del MOS idealmente infinita, ma presenta l’inconveniente

.

di un abbassamento dell’impedenza sul nodo di guadagno intermedio dovuto alla resistenza d’ingresso di Q

2

IX - 8 Risposta in frequenza

Una soluzione migliore che prevede un circuito di disaccoppiamento di impedenza sarà mostrata più avanti, dopo aver

introdotto i circuiti inseguitori. Stadi invertenti in cascata si prestano bene a realizzare un elevato guadagno ed hanno il

vantaggio di garantire la massima dinamica possibile, compatibilmente con la tensione di alimentazione. Lo svantaggio,

come si verificherà, è che vengono introdotti più poli di bassa frequenza. Il circuito semplificato per il calcolo della FdT è

mostrato nella figura 9.15 con i simboli ridefiniti secondo la tabella II. R r

o1 4

d

R C

o2 o2 R r

V o2

R C 5

d

o

o1 o1 C

µ

A Q 2 + + +

C C C C C

R o1 π

C 1 2 4 4

db db gd

S gd M

1

+ + + +

V C C C C C

C

s o2

- 5 5

gd db L cs

S

Fig. 9.15 Circuito semplificato per il calcolo della FdT Tabella II

Gli zeri e i poli del circuito sono, rispettivamente:

g g

= = m 2

1

m

z z (9.20a)

1 2

C C µ

1

gd 2 1

= −

1

1 p ( )

= −

= − + +

i

p

p (9.20b)

R ( C C g R || r || r C )

+ π

A

o 1 1 1 1 2 1

s s gs m o d gd

(

C C ) R || r || r

C R || r µ π

01 1 1 2

o d

2 2 2

o o c

Nel fare questi calcoli si è supposto:

≈ >> << ≈

, ,

R r , r C C C C C C C C

π π

S d c L gs gd gs S gs

In questo modo il polo dominante risulta in ingresso in quanto c’è l’effetto Miller dovuto alla capacità . Se

C gd

ω ω

≈ << <<

non sarebbe più vero che perché ora e pertanto non subirebbe effetto

invece 1

R g R R C

1 1

S m i o S o gd

Miller.

9.5 Stadi a collettore e a drain comune

Gli stadi a collettore comune e a drain comune, semplificati per il calcolo della FdT, sono mostrati rispettivamente

nelle figure 9.16 e 9.17.

R R

S S

V V

o o

R R

+

C C

+ E SS

E SS

V V

s s

C C

-

- S S

Fig. 9.16 Collettore comune Fig. 9.17 Drain comune

IX - 9

Risposta in frequenza

Si può ad entrambi associare lo stesso modello equivalente per piccolo segnale, come mostrato in fig. 9.18,

assegnando a ciascun parametro il significato simbolico in tabella III: BJT MOS

R +

R

i R r R

A i s b s

+ +

C C C C C

i µ

s s gd

R C

A A C

g V C C

A

m a π gs

B

+ + +

V C C C C C

i V o

C

- E cs SS db

o

i R

R || ||

R r R r

C o

o o E c SS d

R r

A π

V V V

i s s

Fig. 9.18 Modello equivalente Tabella III

9.5.1 Analisi accurata

Ci si aspetta una FdT con due poli, perché pur essendovi tre condensatori c’è una maglia formata solo da

condensatori.

Dall’equazione di Kirckoff alla maglia di ingresso si ha:

= + +

V I R V V (9.21)

i i i A o

dove:

=

V z I (9.22)

a A a

essendo: R

= A

z (9.23)

+

A 1 sC R

A A

mentre applicando l’equazione di Kirckoff al nodo B si trova:

V

+ = o

I g V (9.24)

a m a R o

Al nodo A:

= +

I I I (9.25)

i c a

i

Combinando queste equazioni, si giunge alla FdT:

C R

+ ⋅ A A

s

1

+ + g R

V 1 g R 1 (9.26)

= = ⋅ m A

o m A

A

( s ) + + 2

R R

V b s b s

1

+ + +

i A

i 1 g R 1 2

m A R R

o o IX - 10 Risposta in frequenza

dove: ( )

R R

+ + + + + +

i A

C R g C R R C R C R C C C R

i i m i i A o i o A i A A A

R

= o

b (9.27a)

1 R R

+ + +

i A

1 g R

m A R R

o o

( )

+ +

C C C R R C C R R

= o i A A i i A i A

b

2 R R (9.27b)

+ + +

i A

1 g R

m A R R

o o

Lo zero del circuito si trova alla frequenza:

+

1 g R g ω

= − ≅ − = −

m A m

z (9.28)

T

R C C

A A A

>> >>

Se e , allora:

, ,

R R R C C C

i A o i A o ( )

+

R C C C

=

= i i o A

b

b C R (9.29)

2

1 i i g m

Supponendo l’esistenza di un polo dominante ed applicando il metodo di Cartesio:

g

b

1 1 = − =

= − = − 1 m

p p (9.30)

+

s

D b R C b C C

1 i i 2 o A

Se invece è molto piccola, la capacità si cortocircuita ed il polo dominante diventa:

R C

S i

g

= m

p (9.31)

+

D C C

o A

I risultati ottenuti sia per il collettore comune che per il drain comune sono veri sotto l’ipotesi di esistenza di un polo

dominante, come è stato detto. Tale ipotesi può qualche volta non essere verificata ed in particolare quando la capacità di

uscita è così elevata da rendere i poli in ingresso ed in uscita dello stesso ordine.

9.5.2 Analisi semplificata

Come sempre, il guadagno a bassa frequenza può essere facilmente calcolato trascurando nel circuito gli effetti

capacitivi. Esso è dato da:

r g R r

= ≅

i m o i

A (9.32)

+ + +

0

V 1

r R g R r R

i s m o i s

per il BJT, e da:

g R

= m o

A (9.33)

+

0

V 1 g R

m o >>

per il MOS, supposto .

1

R g

o m

Si valutano adesso poli e zeri della FdT. Lo si calcola considerando l’accoppiamento tramite il condensatore

zero C A

tra il nodo d’ingresso A ed in nodo di uscita B. IX - 11


ACQUISTATO

4 volte

PAGINE

166

PESO

1.15 MB

AUTORE

Exxodus

PUBBLICATO

+1 anno fa


DESCRIZIONE APPUNTO

Appunti contenenti 12 capitoli che compongono il corso di Elettronica 2 di Ingegneria elettronica. Nello specifico gli argomenti trattati sono i seguenti: modelli per transistori bipolari, modelli per transistori MOS, confronto tra BJT e MOSFET, amplificatori a singolo transistore in tecnologia bipolare.


DETTAGLI
Esame: Elettronica 2
Corso di laurea: Corso di laurea in ingegneria elettronica
SSD:
A.A.: 2007-2008

I contenuti di questa pagina costituiscono rielaborazioni personali del Publisher Exxodus di informazioni apprese con la frequenza delle lezioni di Elettronica 2 e studio autonomo di eventuali libri di riferimento in preparazione dell'esame finale o della tesi. Non devono intendersi come materiale ufficiale dell'università La Sapienza - Uniroma1 o del prof Ingegneria Prof.

Acquista con carta o conto PayPal

Scarica il file tutte le volte che vuoi

Paga con un conto PayPal per usufruire della garanzia Soddisfatto o rimborsato

Recensioni
Ti è piaciuto questo appunto? Valutalo!

Altri appunti di Corso di laurea in ingegneria elettronica

Appunti e esercizi svolti, Automatica, Oriolo
Appunto
Elettrotecnica, Teoria dei circuiti, Appunti + Esercizi svolti, Parisi
Appunto
Appunti Elettronica 1, Palma (vedi descrizione)
Appunto
Teoria dei Segnali, appunti + esercizi svolti, Barbarossa Sergio
Appunto