Elettronica digitale - i circuiti combinatori

Circuiti combinatori

I circuiti combinatori sono circuiti che hanno un'uscita dipendente solo dall'ingresso, non da uno stato. Ingresso e uscita hanno invertitori o catene di invertitori per l'abilitazione della linea, separazione dal mondo esterno e ripristino dei livelli logici in uscita per far viaggiare meglio il segnale. Formano segnali negati.

Struttura dei circuiti combinatori

• Struttura a matrice: tipica di sistemi di interconnessione e selezione
• Bit-slice: N bit sono processati in parallelo in N circuiti uguali, poi riconnessi all'uscita

Sommatore binario

La somma binaria tra A_i e B_i è data da {S_i, C_i}:

S_i = A_i ⊕ B_i + C_i-1 dove ⊕ è il XOR

C_i = A_i B_i + C_i-1 (A ⊕ B_i)

Sono differenti solo quando A_i = 1, B_i = 1. Se consideriamo:

• A_i ⊕ B_i = 0 → C_i = 1 + 0 = 1
• A_i + B_i = 1 → C_i = 1 + 1 = 1

Sommatore binario bit a bit con riporto

1. A_i + B_i = {S_i, C_i}

Somma con riporto:

S_i = A_i ⊕ B_i + C_i-1 dove ⊕ è lo XOR

C_i = A_i B_i + C_i-1 (A ⊕ B)_i = A_i B_i + C_i-1 (A_i + B_i)

Questa forma mi avvolge nella realizzazione pratica.

Costruzione di un sottrattore

Posso costruire un sottrattore se sommo il complemento e aggiungo 1: A - B = A + B + 1

Comparatore

Il comparatore si realizza mediante una XOR e poi una OR per gli n confronti. Se sono diversi: 1, se sono uguali: 0.

Decodificatore

Il decodificatore prende dei bit in ingresso (un codice) e in uscita ne riporta ^al 1. Nel caso di un decodificatore binario, N bit in ingresso e 2^N bit in uscita.

┌───────────────┐
│    DECODIF.   │
│       I       │
│               │
│    ENABLE     │
└───────────────┘

Nel caso di due variabili, supponendo EN=1

Y₀ = ¯A¯B, Y₁ = ¯AB, Y₂ = A¯B, Y₃ = AB. Tutti devono essere in AND con ENABLE.

Utilizzo di un buffer non invertente

Si utilizza uno stadio buffer non invertente perché ENABLE ha un elevato fan-out, ma ce ne possono anche essere di più. Dobbiamo considerare che ENABLE va a N⁰ porte, per cui il tempo di propagazione sarebbe elevato. Usando questa configurazione riduco il tempo di propagazione, passando da un tempo lineare a un tempo logaritmico.

Funzionamento delle porte NOR

Vediamole come funzionano le porte NOR. Y₀ = ¯A¯B, Y₂ = ¯A¯B. Anche ENABLE deve essere negato e mettiamo un numero dispari di inversioni. Nella logica ECL/HCs le NAND e le NOR sono equivalenti nel CP; un insieme per le scariche, l'altro meglio per le cariche.

Porte NOR nello pseudo-NC

Nello pseudo-NC la NOR ha un'esigenza veloce se meglio perché la carica comunque è un PILO. Per le porte NOR la scarica è più lenta, vol aumenti, margini in uscita minori, effetto body per molti.

Canceller NOR

NOR Py₀ = c NOR by₂ = a NOR b. Nelle realizzazioni su silicio, linee di ingresso e linee di uscita devono essere di due materie.