Elettronica digitale - Circuiti combinatori

Circuiti Combinatori

Sono circuiti che hanno un'uscita dipendente solo dall'ingresso, non da uno stato.

• Impressi e uscite hanno invertitori o catene di invertitori
• abilitazione della linea
• separazione dal mondo esterno
• ripristino dei livelli logici in uscita per far viaggiare meglio il segnale
• formulano segnali a negare

I circuiti combinatori sono strutturati in modo regolare:

• Struttura a matrice - tipico di sistemi di moltiplicamento e selezione
• Bit-Slice - N bit sono processati in parallelo in N circuiti uguali poi riconducibili all'uscita

Sommatoro Binario

• bit a bit con riporto
• struttura bit slice

A_i + B_i = {S_i, C_i}

S_i = A_i B_i + C_i-1     dove  ⊕  e' lo XOR

C_i = A_i B_i + C_i-1 (A_i ⊕ B_i) = A_i B_i + C_i-1 . (A_i + B_i)

Questa forma mi avvantaggia nella realizzazione pratica

e    e    differiscono solo quando    (A_i=1, B_i=1),    ma se coindiciamo

A_i ⊕ B_i = 0   →C_i = 1 + 0 = 1A_i + B_i = 1 + 1 + 1 = 1

sono uguali

Circuiti Combinatori

Sono circuiti che hanno un'uscita dipendente solo dall'ingresso, non da uno stato.

Ingressi e uscite hanno inversioni: o catene di invertitori

• abilitazione della linee
• separazione dal mondo esterno
• ripristino del livelli logici in uscita per far viaggiare meglio il segnale
• formano variabili negate

I circuiti combinatori sono strutturati in modo regolare:

• Struttura a matrice - Tipico di sistemi di instradamento e selettore
• Bit-slice - N bit sono processati in parallelo in N circuiti uguali, poi riconducono all'uscita

Sommatorie Binario

_Ai + _Bi = {(_Si, _Ci)_sommariporto}

• _Si = _Ai⊕_Bi + _Ci-1 dove ⊕ = ∈ lo XOR
• _Cc = _AiBi + _Cc + (_Ai⊕_Bi) = _AiBi + _Cc-1 + (_Ai + _Bi)

e + differiscono solo quando (_Ai = 1, _Bi = 1), ma se consideriamo

• _Ai + _Bi = 0 => _Ci = 1 + 0 = 1
• _Ai + _Bi = 1 => _Ci = 1 + 1 + 1 = 1

Posso costruire un sottrattore se sommo del complemento e aggiungo 1:

A - B = A + B + 1

COMPARATORE - si realizza mediante una XOR (obbligando due diversi) e poi una OR per gli n confronti:

se sono diversi => 1se sono uguali => 0

DECODIFICATORE

prende dei bit in ingresso (un codice) e in uscita ne riporta solo 1 → nel caso di un decodificatore binario N bit in ingresso 2^N bit in uscita

Nel caso di due variabili, supponendo EN=1

y₀ = Ȳ B̅

y₁ = ȲB

y₂ = Y̅B̅ = aB̅

y₃ = aB

Tutti devono essere in AND con ENABLE

UTILIZZO uno stadio buffer non inversore perché ENABLE ha un elevato fanout → ce ne possono

anche essere di più → dobbiamo considerare che ENABLE se a

Vediamolo come funziona e porte NOR

anche ENABLE deve essere negato e mettiamo un numero dispari di inversioni

Nella logica ECHOS la NAND e la NOR sono equivalenti nel CP → uso peggio per le scariche e meglio per le cariche

Nello PSEUDONOR la NOR ha impedenza veloce → meglio perché la carica comunque è un PILOT → per le porte NPN

la