Algebra di Boole e reti di interruttori convertito

DROGAGGIO DEL SILICIO

Immaginiamo una sezione di un wafer di silicio. Il silicio monocristallino, cioè un cristallo purissimo di silicio,

viene fatto crescere in cilindri che poi vengono affettatti, ogni fetta si dice wafer e noi ne rappresentiamo

una sezione. Ogni wafer viene sottoposto a drogaggio. Per prima cosa vengono applicate delle maschere che

hanno dei fori. Questi fori espongono la superficie del silicio ai processi chimici in atto, invece, dove c’è la

maschera questi processi non agiscono. Tra i processi chimici ce ne sono alcuni che espongono il silicio ad un

gas di altri elementi che hanno atomi che differisono da quelli del silicio per un elettrone in più o in meno e

quindi rendono la parte “drogata” del silicio ricca di cariche positive o negative. Il silicio è un materiale

semiconduttore per cui è in grado di comportarsi da isolante o da conduttore a seconda di quali sono le

condiizoni di campo elettrico nelle quali lavora. Dopodiché si fa crescere sopra uno strato di ossido di silicio

che si comporta da isolante, quindi questo strato è isolante. Con un'altra maschera perforiamo questo strato

andando a formare dei fori in modo tale da fari si che le parti drogate del silicio possano essere collegati

elettricamente all’esterno. Sopra lo strato di ossido di silicio viene fatto crescere un altro materiale

semiconduttore, cioè un silicio policristallino e tutto questo viene ricoperto di nuovo da un altro strato di

ossido di silicio. A questo punto applichiamo un'altra maschera per forare il nuovo strato isolante in modo

tale da poter collegare le parti drogate del silicio e il componente di silicio policristallino. Questi tre terminali

sono quelli che abbiamo chiamato source, drain e gate. Esiste però anche un quarto terminale che si chiama

bulk (B) che serve solo da riferimento, ci dice solo quale sia il potenziale di riferimento rispetto al quale si

consiedarare se i segnali siano alti o bassi. Il componente di silicio policristallino è un pezzo sempre isolato

dal resto del dispositivo ed è sempre collegate al terminale di gate. Se B è collegato a massa e G ha un valore

logico alto il silicio policristallino si comporta come un condensatore (componente elettrico composto da due

piaste metalliche che hanno una capacità di accumulare carica che è sostenuta dalla differenza di potenziale

tra i due terminali che pilotano le due piastre di materiale conduttore) cioè se io ho due piastre metalliche e

le avvicino e collego ai capi di una batteria le due piastre, succede che la differenza di potenziale ai due capi

della batteria impone alle due piastre di accumulare tante cariche elettriche da una parte e tante cariche

elettriche dall’altra che sono di eguale misura ma di segno opposto. Quindi per sostenere una certa differenza

di potenziale si accumuleranno nel silicio policristallino tante cariche da una parte e tante cariche dall’altra

ma di segno opposto. Tanta più alta è la differenza di potenziale tanto più questo fenomeno porta un

accumulo di cariche. Questo accumulo di cariche negative che si forma nel silicio monocristallino crea una

zona ricca di cariche che mette in comunicazione le due zone drogate collegate a source e drain e quindi è

per questo che si accende l’interruttore. Questo componente funziona in logica vera o in logica negata a

seconda del fatto che il drogaggio fatto abbia arricchito il silicio di elettroni, cioè cariche negative, o di lacune

cioè assenza di elettroni e quindi cariche positive.

CMOS gates

Vediamo come possono essere usati questi componenti per realizzare delle porte logiche:

1. Il primo componente che andremo ad analizzare è un inverter, cioè il NOT.

Vdd pMOS in out

0 1

nMOS 1 0

massa

Entrambi i terminali di controllo li collego ad un segnale di ingresso. Poi collego un segnale di uscita

al nodo che collega anche il pMOS e l’nMOS. Per vedere cosa fa questo circuito mi costruisco la

tabella della verità di questo oggetto. Quando in vale 0 allora il pMOS sarà chiuso perché lavora in

logica negata e quindi farà passare corrente, invece, l’nMOS sarà aperto e quindi non farà passare

corrente perché lavora in logica vera. Quindi se in vale 0 allora out vale 1. Se invece il segnale è alto,

cioè in vale 1, il segnale di uscita sarà basso, cioè out vale 0 perché il pMOS sarà aperto e quindi non

farà passare corrente, invece, l’nMOS sarà chiuso e quindi fa passare corrente e allora out viene

collegato alla massa e non all’alimentazione.

Queste porte logiche composte dai transistor si chiamano FCMOS oppure CMOS. MOS è la tecnologia che i

transistor utilizzano. FC sta per Fully Complementary, cioè completamente complementare e significa che

usano i pMOS e gli nMOS, che hanno una complementarità intrinseca, per far sì che la parte del circuito che

collega all’alimentazione Vdd sia sempre complementare alla parte del circuito che collega a massa. Questo

vuol dire che non c’è mai un collegamento statico tra l’alimentazione e la massa, cioè non si crea mai un corto

circuito e vuole anche dire che out è sempre pilotato dall’alimentazione o dalla massa e quindi è sempre un

valore logico nominale. Il vantaggio principale di questa tecnologia è il basso consumo di potenza perché non

consuma l’energia staticamente. Non esistono porte logiche FCMOS con meno di una coppia di transistor, ci

devono sempre essere entrambi. La posizione che assumono i pMOS e gli nMOS non è arbitraria, infatti, per

ragioni di tipo elettrico, i transistor di tipo ‘p’ sono particolarmente adatti per propagare i valori alti e i

transistor di tipo ‘n’ sono particolarmente adatti per propagare valori bassi. Quindi, i ‘p’ li usiamo per

collegare l’alimentazione e gli ‘n’ per collegare la massa.

Le porte logiche FCMOS sono dei circuiti che hanno una struttura generale che rappresentiamo nel modo

seguente: Vdd Gli input vengono rappresentati con quella barra perché possono

essere molteplici. Le “scatole” rappresentano dei circuiti

rispettivamente composti da pMOS e nMOS. Il circuito composto da

pMOS si dice rete pull-up perché porta verso l’alto l’uscita, invece, il

circuito composto da nMOS si dice rete di pull-down perché porta

verso il basso l’uscita. La rete pull-up collega l’uscita a Vdd e la rete

pull-down collega l’uscita a massa. =

Immaginiamo che la porta logica che vogliamo realizzare sia

()

dove è una funzione logica, cioè immaginiamo che l’uscita sia

legata da una relazione funzionale all’ingresso. Ad esempio, nel caso

massa = ′.

dell’inverter la relazione era Le condizione di accensione

(), ()

della rete pull-up sono espresse da cioè tutte le volte che

.

vale 1 allora la rete pull-up deve mettere in comunicazione Vdd con Le condizioni di accensione della

′().

rete di pull-down sono espresse da

2. Ora andiamo a rappresentare la porta logica NAND utilizzando questo schema.

Vdd pMOS in1 in2 out = (ab)’

= a’+b’

0 0 1

0 1 1

nMOS 1 0 1

1 1 0

massa

La rete di pull-up sarà composta da due transistor pMOS che collegato Vdd all’uscita. Il pMOS,

siccome lavora in logica negata, mi consente di includere implicitamente un inverter. Quindi questa

rete si accende se in1 o in2 valgono 0. Per la rete di pull-down devo realizzare la funzione negata e

quindi devo fare una funzione di pull-down a AND b (ab) e quindi devo mettere due nMOS in serie

pilotati da in1 e in2 e questa si accenderà quando in1 e in2 valgono 1.

Quello che abbiamo costruito in questo caso ha molto a che fare con la legge di De Morgan perché

abbiamo una rete di pull-up e una rete di pull-down che sono tra loro complementari e siccome la

complementarità è data dalla negazione ma sappiamo trasformare gli AND in OR negando gli ingressi

perché i due pMOS lavorano in logica negata ci permette di lavorare in parallelo e in serie.

3. Ora andiamo a rappresentare la porta logica NOR utilizzando questo schema.

in1 in2 out = (a+b)’

pMOS = a’b’

0 0 1

0 1 0

1 0 0

nMOS 1 1 0

Anche qui utilizziamo la legge di De Morgan per costruire questa porta logica NOR CMOS.

Ora ragioniamo sulla possibilità di dover creare una porta logica FCMOS AND. Per prima cosa scriviamo la

tabella della verità: in1 in2 out = ab

0 0 0

0 1 0

1 0 0

1 1 1

La rete di pull-up non ha bisogno di essere negata perché sarebbe ab, ma noi abbiamo soltanto dei transistor

che possono propagare un valore alto che funzionano in logica negata quindi dobbiamo negare gli ingressi.

Con questa tecnologia non siamo capaci di realizzare una porta logica non invertente, per questo il fatto che

{NAND} è in grado di sostituire {AND, OR, NOT} è estremamente utile perché con queste tecnologia non siamo

in grado di costruire gli AND e gli OR. Si riescono a fare solo porte logiche invertenti perché a propagare i

valori alti sono le porte logiche negate, cioè i pMOS. Una porta logica invertente vuol dire che se un ingresso

passa da 0 a 1, l’uscita o non cambia o passa da 1 a 0, cioè una porta logica è invertente quando a fronte di

un segnale in ingresso che sale, l’uscita o resta costante o scende, e a fronte di un segnale in ingresso che

scende, l’uscita o resta costante o sale. Non succede mai che una variazione positiva dell’ingresso corrisponda

ad una variazione positiva dell’uscita, o viceversa. Quindi il NOT, il NAND e il NOR sono porte invertenti. Se

noi dovessimo realizzare un AND allora dovremmo utilizzare due porte logiche: un NAND e un NOT. In questa

tecnologia gli AND e gli OR non sono porte logiche fondamentali/elementari.

Il numero di transistor dentro ogni porta logica è il doppio rispetto al numero degli ingressi, quindi ad ogni

ingresso corrispondono due transistor. Questo ci dice anche che il numero di ingressi delle porte logiche è

una stima della complessità circuitale. La complessità circuitale si può stimare in termini di area che il circuito

occuperà sul silicio.

Circuiti combinatori

I circuiti combinatori sono quelli che implementano le funzioni booleane. Il fatto di essere combinatorio vuol

dire che il valore che assumono i segnali di uscita di un circuito dipende dal valore presente dei segnali di

ingresso. Quindi un circuito combinatorio implementa una funzione booleana se ad una certa configurazione

dei segnali di ingresso fa corrispondere la corrispondente configurazione dei segnali di uscita determinata da

quella funzione booleana.

Un circui