Estratto del documento

Elettronica digitale parte 1

I transistor

Focalizziamo, ora, la nostra attenzione sui dispositivi a semiconduttore con tre terminali. I dispositivi a tre terminali sono di gran lunga più utili di quelli a due, dal momento che possono essere utilizzati in una moltitudine di applicazioni che vanno dall'amplificazione dei segnali, al progetto di circuiti logici e di circuiti con memoria. Il principio di base che viene sfruttato consiste nello utilizzare la tensione tra due terminali per ottenere il controllo della corrente che scorre nel terzo terminale. In questo modo un dispositivo a tre terminali può essere utilizzato per costruire un generatore controllato che è il punto di partenza per il progetto di un amplificatore. Inoltre, si può usare il segnale di controllo per provocare una variazione della corrente nel terzo terminale da zero ad un valore elevato, consentendo così al dispositivo di funzionare come interruttore (elemento di base per i circuiti digitali).

Nel 1950 si dimostra il primo transistor a stretto sedio. Nel 1958 Kirby dimostra il primo circuito integrato. Noise dimostra il primo circuito integrato fatto su un singolo stretto di Silicio. Sherman (ca. 1970) istituisce le basi dell'elettronica digitale.

Transistor MOS FET

Il nome di tale dispositivo deriva da due acronimi che lo caratterizzano:

  • MOS: descrive la struttura fisica del dispositivo e sta per Metal Oxide Semiconductor.
  • FET: è l'oggetto e il funzionamento: Field Effect Transistor; questo perché il meccanismo che controlla le correnti è basato sul campo elettrico prodotto dalla tensione applicata all'elettrodo di controllo.

Sappiamo, infatti, che le cariche possono essere mosse per diffusione o tramite il campo elettrico; in questo caso non ci interessa il concetto di diffusione ma la corrente che si muove per effetto del campo elettrico. Possiamo, inoltre, dire, che il transistor è un dispositivo unipolare: un solo tipo di portatori (o lacune o elettroni) è responsabile del trasporto della carica.

MOSFET a canale N

Il transistor è realizzato su un substrato di tipo p, che è un wafer di silicio monocristallino e funge da supporto fisico del componente; nel substrato vengono ricavate due regioni di tipo n fortemente drogate (source n+ e drain n+). Sulla superficie del substrato viene fatto crescere uno strato di biossido di silicio molto sottile che ricopre le zone comprese tra le regioni S e D e che è un ottimo isolante elettrico. Sullo strato di ossido viene poi deposto del metallo per formare l'elettrodo di gate. Vengono realizzati contatti di metallo anche sulla regione di source, di drain e di gate e del substrato, che viene anche chiamato corpo del transistor (body).

In queste strutture c'è, però, un problema: il transistor è pieno di giunzioni p-n (diodi) tramite le quali entrerebbe in funzione una corrente bipolare; tuttavia, a noi interessa che il dispositivo sia unipolare e ciò si ottiene tramite le polarizzazioni inverse delle stesse giunzioni. Finché il drain si trova ad una tensione positiva rispetto al source, le giunzioni p-n possono essere efficacemente tenute in interdizione ponendo l'elettrodo del substrato all'elettrodo di source (le potenziale più basso è le masse: ponendo sul body ovvero che tutti i diodi diventeranno inversamente polarizzati, perché si rispetta la condizione UP < Un).

Funzionamento con tensione di gate nulla

Quando sul diodo non viene applicata una tensione di polarizzazione, tra De S sono presenti due diodi in serie connessi back-to-back. Queste strutture impediscono il passaggio di corrente da D e S anche quando viene applicata una tensione VDS (se tensione di gate è uguale a zero perché l'ossido è un isolante: benché ci siano 3 terminali, circola una sola corrente tale che iD = iS, nei due diodi spesso è spello, impediscono il passaggio di corrente). Infatti, il canale trail drain e il source si comporta come una resistenza molto elevata (dell'ordine di 1012 Ω) quando i diodi vengono interdetti.

Creazione di un canale per il passaggio di corrente

Mettiamo ora a massa S e D e applichiamo un potenziale VG positivo al gate. Finché S è a massa, la tensione di gate si trova applicata tra G ed S e, perciò è detta VGS. La tensione positiva su G respinge le cariche positive e attrae le negative; tanto più alta sarà la carica di gate, un maggior numero di cariche negative vengono attratte dal campo elettrico.

Anteprima
Vedrai una selezione di 13 pagine su 56
Elettronica digitale - Parte 1 Pag. 1 Elettronica digitale - Parte 1 Pag. 2
Anteprima di 13 pagg. su 56.
Scarica il documento per vederlo tutto.
Elettronica digitale - Parte 1 Pag. 6
Anteprima di 13 pagg. su 56.
Scarica il documento per vederlo tutto.
Elettronica digitale - Parte 1 Pag. 11
Anteprima di 13 pagg. su 56.
Scarica il documento per vederlo tutto.
Elettronica digitale - Parte 1 Pag. 16
Anteprima di 13 pagg. su 56.
Scarica il documento per vederlo tutto.
Elettronica digitale - Parte 1 Pag. 21
Anteprima di 13 pagg. su 56.
Scarica il documento per vederlo tutto.
Elettronica digitale - Parte 1 Pag. 26
Anteprima di 13 pagg. su 56.
Scarica il documento per vederlo tutto.
Elettronica digitale - Parte 1 Pag. 31
Anteprima di 13 pagg. su 56.
Scarica il documento per vederlo tutto.
Elettronica digitale - Parte 1 Pag. 36
Anteprima di 13 pagg. su 56.
Scarica il documento per vederlo tutto.
Elettronica digitale - Parte 1 Pag. 41
Anteprima di 13 pagg. su 56.
Scarica il documento per vederlo tutto.
Elettronica digitale - Parte 1 Pag. 46
Anteprima di 13 pagg. su 56.
Scarica il documento per vederlo tutto.
Elettronica digitale - Parte 1 Pag. 51
Anteprima di 13 pagg. su 56.
Scarica il documento per vederlo tutto.
Elettronica digitale - Parte 1 Pag. 56
1 su 56
D/illustrazione/soddisfatti o rimborsati
Acquista con carta o PayPal
Scarica i documenti tutte le volte che vuoi
Dettagli
SSD
Ingegneria industriale e dell'informazione ING-INF/01 Elettronica

I contenuti di questa pagina costituiscono rielaborazioni personali del Publisher alessandrodecicco02 di informazioni apprese con la frequenza delle lezioni di Elettronica analogica e studio autonomo di eventuali libri di riferimento in preparazione dell'esame finale o della tesi. Non devono intendersi come materiale ufficiale dell'università Università degli Studi del Sannio o del prof Cusano Andrea.
Appunti correlati Invia appunti e guadagna

Domande e risposte

Hai bisogno di aiuto?
Chiedi alla community