Elettronica 2- Appunti

CFOA

Lo schema ideale di CFOA è il seguente:

Tra piedino invertente e piedino non invertente è presente un buffer di tensione e perché i 2

= 0

piedini vengono forzati alla stessa tensione dalla controreazione a → 0.

Supponiamo di applicare in ingresso un certo generatore e di dare uno step positivo in tensione

proporzionale a ∆: Lo step viene copiato sul terminale

invertente e questo provocherà lo

scorrimento di corrente sulla resistenza

2

che si andrà a dividere in parte anche su

. Il nodo A è infatti inizialmente a 0.

1

La grandezza che viene forzata a 0 dalla

−

controreazione è la corrente , che gioca

−

il ruolo di segnale d’errore. La corrente

tende a 0 una volta applicata la corretta

tensione perché, se la

− = 0,

−

corrente tende a 0, cioè non serve più

erogare corrente per far salire la tensione

su A.

Come si realizza un CFOA?

Il nodo A lavora in tensione, nel primo CCII su Z lavoro in corrente. Il fatto che Z lavori in corrente

non significa che lì non sia presente una tensione (da riferirsi alla resistenza d’uscita). Dunque

aggiungo un altro CCII con il piedino Z a massa in modo tale da avere un buffer di tensione tra Y e

X. Conversione AD e DA

La necessità del passaggio da un’elaborazione del segnale tipo analogico a una tipo digitale è

dovuta principalmente al fatto che un circuito analogico soffre di limitazioni sulle prestazioni legate

a variabili ambientali o di fabbricazione (PVT). L’elaborazione di tipo digitale è conveniente

dunque per 3 principali motivi:

1) Riconfigurabilità via software (ad esempio dei filtri)

2) Precisione

3) Indipendenza da variazioni PVT (entro certi limiti)

Il nostro focus sarà sulle strutture degli ADC e dei DAC al fine di comprenderne i principali pregi e

i principali difetti.

Il blocco di conversione tipico e classico si presenta come segue:

Il filtro indicato con LPF è un filtro passabasso antialiasing che minimizza i possibili ripiegamenti

del segnale su sé stesso.

Il blocco ADC vede una transcaratteristica non lineare del tipo:

Supponendo di analizzare un convertitore a 3 bit,

associamo ad ogni intervallo di tensione un

codice da 0 a 7. Ad esempio, la tensione

compresa tra i livelli e avrà il codice 4.

4 5

Per conoscere l’appartenenza o meno di ad un

certo intervallo si usa tipicamente un

comparatore che si presenta come:

E ha una transcaratteristica del tipo:

Nella zona di transizione, all’interno della transcaratteristica di un comparatore, c’è una tensione di

offset impossibile da prevedere e che fungerà da variabile aleatoria.

Il comparatore non è un amplificatore operazionale in quanto non presenta internamente una

capacità di compensazione, non dovendo esso essere usato in controreazione.

Il comparatore funzione vedendo in ingresso un segnale tempo-continuo e dando in uscita delle

tensioni saturate su 2 livelli.

Un importante figura di merito da definire discutendo di conversione analogico-digitale è l’errore di

quantizzazione: questo è formalmente definito come la differenza tra il valore di tensione effettivo e

il valore di tensione corrispondente al quanto in cui cade. Questo errore è commesso a causa della

discretizzazione di in vari intervalli:

= −

Dove : , : .

Vanno fatti degli accorgimenti per minimizzare l’ampiezza dell’errore e per fare in modo che

l’errore di quantizzazione sia a media nulla: in prima battuta infatti potremmo avere:

con valore di picco pari a q e errore di

quantizzazione a media .

2

Agendo sulle soglie possiamo traslare l’errore di

quantizzazione al fine di renderlo a media nulla,

dunque traslando ogni soglia di . Oltre ad

2

essere diventato a media nulla, l’ampiezza di picco dell’errore di quantizzazione sarà adesso di .

2

Queste sono le generiche caratteristiche di un ADC di tipo deterministico. Si può anche ragionare in

termini probabilistici, considerando l’errore di quantizzazione come una variabile aleatoria

uniforme: Ovviamente la scelta dei modelli dipende

strettamente da motivi che verranno a breve

precisati, ma in generale l’utilizzo del modello

aleatorio per la descrizione dell’errore di

quantizzazione è conveniente in quanto posso

trattarlo come se fosse del rumore e dunque

eseguire delle opere di filtraggio per integrazione.

Che significa filtrare un dato per integrazione?

Supponiamo di avere una continua di ampiezza A immersa nel rumore. Campionando una volta

′

ottengo un certo valore campionando una seconda volta ottengo )

() = + (); ( = +

′

() + + ( ).

Integrando con un fattore 2: 2

(2)

4 4

dove

(2) = (1) + =

2 2 2

Integrando con un fattore n: () = (1) ∗

Integrando i dati n volte ho dei netti miglioramenti in termini di SNR.

Il modello aleatorio per schematizzare l’errore di quantizzazione però non è sempre valido e va

usato soltanto quando il rumore è scorrelato; d’altro canto, si usa il modello deterministico quando

invece il rumore è non scorrelato. Quando l’ampiezza dell’errore è costante e la varianza di rumore

è piccola si preferisce l’uso di un modello deterministico; quando la varianza di rumore è più estesa

di tende ad utilizzare un modello aleatorio.

Conversione analogico-digitale

Convertitore flash

Con i valori usati di resistenze ( su e in

2

basso e R altrove), riesco a realizzare delle

tensioni di soglia tali da spostare la soglia di

per annullare il valor medio dell’errore di

2

quantizzazione.

Infatti: 1

2

= ∗ = = ∗ =

0 7 14 2 7 2

3 3 3

2

= ∗ = =

1

7 14 2

5

=

2

14

…

13

=

{ 6

14

L’uscita di ogni comparatore è pari a 1 se è

più grande della soglia presa in

considerazione. I comparatori ovviamente

funzionano a termometro, cioè se il più basso

ha 0 in uscita, quelli più alti hanno 0 in

uscita; se il più alto ha 1 in uscita, quelli più

bassi hanno 1 in uscita.

La rete combinatoria legge il codice

termometro e restituisce la corrispondente

parola in bit. Abbiamo un convertitore a 3 bit e dunque 7 soglie (7 resistenze).

Uno schema equivalente per comprendere le parole è il seguente:

Con:

Questa struttura è parecchio veloce però già con 3 bit impiego 7 comparatori e non è dunque una

struttura che ben si presta a parallelismi elevati. Inoltre, le resistenze che utilizzerò non saranno

precise, avrò un certo termine di incertezza su di esse che andranno ad influenzare inevitabilmente i

valori sulle soglie. I comparatori avranno poi degli offset.

Gli AD commerciali odierni hanno 2 blocchi, il primo che svolge la funzione “tipo” di conversione

e il secondo costituito da un processore digitale che effettua una calibrazione che stima e corregge

gli errori analogici.

Convertitore a doppia rampa

Lo schema di un convertitore a doppia rampa si presenta come:

La porta AND pilota insieme al clock l’enable counter. Il segnale TC (terminal counter) si attiva

quando il contatore è arrivato a fondo scala. Il contatore serve a resettare la capacità di memoria

posta sull’integratore.

Il funzionamento segue:

1) Si collega un ingresso (di tensione compresa tra 0 e , ad esempio )

2

2) Inizia a scorrere corrente su R entrante nel piedino (-) dell’integratore

3) Scorre corrente da sinistra a destra nella capacità

4) La tensione in uscita all’integratore sarà <0

5) Il comparatore la compara con massa e dà in uscita 1

6) Si attiva il contatore

7) Quando viene raggiunto il conteggio massimo, TC si alza a 1

8) L’ingresso shifta su tramite l’interruttore

9) La corrente inverte il segno

10) La capacità si scarica con polarità opposta

11) Il comparatore darà in uscita 0

12) Il dato memorizzato, ad un certo punto, rappresenterà il dato convertito

Il segnale viene integrato dall’integratore per un tempo stabilito dal contatore .

2 ∗

Dopo il tempo sopracitato, lo switch passa da 1 a 2 e l’integratore integrerà il segnale .

−

Quando l’integrazione arriva a 0, il comparatore commuta. Quando si ha la commutazione del

comparatore, ho il valore ‘t’ che corrisponde ad una certa parola in bit.

La pendenza nella fase di carica sarà strettamente proporzionale al valore che impongo per . La

pendenza di fase di scarica sarà sempre la stessa e legata a . Qui sotto vediamo un confronto tra

−

:

= =

2 4

Come funziona l’integratore?

Nella fase A:

1 1

() ( ) () ( )

= − ∫ = − ∗ 2

0

è legato alla presenza o meno di carica nella capacità all’inizio. Si assume che all’istante

( )

la capacità sia scarica e si ricorda = .

Nella fase B: 1

() ( )

= − ∗ 2 + ( − )

Riassumendo, variando varia la pendenza del primo tratto di retta, che esprime la fase di carica

del condensatore; il secondo tratto invece avrà pendenza unitaria perché influenzato soltanto da

. N.B: per pendenza si intende la tensione mandata in ingresso in funzione di

=

(esempio: mando = ).

2

La nostra capacità di risolvere un evento e di determinarne la durata in