Esercizi svolti teoria e scritto

Capitolo 1

Resistenza

Resistenza: (Rho/spessore t)(lato dove scorre corrente/altro lato) Rho/t = Rs R = Rs * (L/3L) Qua cambia solo lato dove scorre la corrente → R = Rs * (2L/L) E sempre così.

Contatti

• Contatto ohmico = retta → d)
• Contatto tra semiconduttori → contatto rettificante = b)
• Contatto metallo/semiconduttore → c)

Esercizi svolti teoria e scritto

Pagina 1

Capacità = (ε/t)(area conduttore) Quindi → (ε/t)*x1*x2 Capacità diffusione = (Area diffusione)(Cja) + (perimetro diffusione)(Cjp) Quindi → a*b*Cja + 2(a+b) * Cjp Mi raccomando: vale sia per diffusione drain che per diffusione source! Formula da usare : Rs * Ca

Pagina 2

Esercizi svolti teoria e scritto

Pagina 3

Solita formula capacità diffusione (vedi a sinistra)

Pagina 4

Capitolo 2

Inverter fully CMOS

L'inverter fully CMOS ha sia parte PMOS che parte NMOS, quindi se in = 0 ho ingresso in comune. Riflettiamo: Cd = WL * Cja + 2(W+L) * Cjp e out = VDD. Se W è il doppio, l'area del nuovo MOS è doppia, ma il nuovo perimetro è leggermente meno del doppio. Viceversa qui ho in = VDD → out = 0.

Tempo di ritardo

Tempo di ritardo td = (k/beta )(Cl /VDD) Voglio la C totale in out1 e out2. Attenzione! Semplicemente faccio x10

Caso semplice, out1

Ho capacità intrinseca di INV1 + C Gate di INV 3 + C interconnessioni (spesso trascurate) (Capacità intrinseca: C DrainP + C DrainN)

Out2

C Intrinseca INV2 + Cg4 + Cg5 + C Interconnessioni

Potenza

I media = f * VDD * CL Potenza DINAMICA = I media * VDD → Potenza STATICA : VDD * I La potenza statica può essere o di leakage o di sottosoglia, qua le ho entrambe quindi VDD *( Ileakeage + I sottosoglia) → VDDIOff

Pagina 5

Capitolo 6

MUX

Pagina 6

Altre domande teoria

Sempre spento perché PMOS. Invece tempo di setup la precede. Definizione: Negative e positive edge triggered possono essere solo flip-flop e non latch. L'uscita D e QM sul MUX va da 0→1 quindi positive edge triggered. La 1 invece è un inverter tristate.

Pagina 7

Esercizi svolti teoria e scritto

Pagina 8

Contatore in avanti parte 1

Binario sincrono avanti per 16, poi da 2 a 15, poi uscita decodificata. 4 FF positive edge triggered: clock 0-1! (salita) Segnale abilitazione (01) 1° flip-flop toggle! FF1 mantenimento q0 = 0, commutazione q0=1 FF2 idem Abilitazione asincrona!

Multiplexer

Multiplexer anche qua! Tutti i valori a 0 se non abilitato Su tutti i FF / Poi FF2 commuta quando q0 e q1 valgono entrambi 1! Idem FF3 Ma io ho libreria: in questo caso ho NAND! NAND + inverter O altra semplificazione: Tolgo inverter e cambio valore MUX Ma sbatti, troppo complicato

Frequenza massima

Freq max! Tckq ff0 - comb - ff3 setup; Tmin FF0 → FF0 = tckq + t in outMUX + tsu; Tmin FF1 → FF1 = tckq+ t in out MUX + tinoutMUX +tsu. Vincolo peggiore quello del FF1 = Tmin FF2→FF2 e Tmin FF3→FF3 (perché sono uguali); Tmin FF0 → FF1 = tckq + tseloutMUX+ tinoutMUX + tsu. Non so qual è più lungo a prescindere, vedo libreria Sempre FF1→FF1 Tmin FF0→ FF2 = rckq + tnand+tinv+tselout