Esercizi svolti teoria e scritto

STRUTTURA ALTERNATIVA

Esercizi svolti teoria e scritto Pagina 20

Ripassino complemento a 2

Per fare la somma:

Importantissimo: range della mia funzione

Prendo il numero negativo come se fosse il numero in modulo

L'intervallo di rappresentazione è tagliato a metà rispetto a una rappresentazione in modulo quindi mi serve 1 bit in più! Es. -12 prendo 12

Ripeto, UN BIT IN PIÙ Cioè 01100

Es. se come intervallo possibile ho [-13, 8] (e qua lo vedo guardando le operazioni che mi chiede la prof, per esempio E partendo da destra, guardo dove c'è il primo uno. Quello non lo cambio, ma aA-2B ecc) NON posso usare 4 bit! partire da lì cambio tutte le altre cifre

Infatti il mio intervallo è: [- 01100 -> 10100

Quindi mi servono 5 bit Faccio somma normalmente 510100

Esercizi svolti teoria e scritto Pagina 21

Guasti Stuck-At Misuro corrente IDDQF = 0 e =a = 1 a=1 b = 0(a,b,c,d) = (1,0,x,x)

Se IDDQ circa 0 non c'è fSA1 o

equi.Altrimenti il guasto c'è

Tutti i vettori di test osservando uscita ZG = 0 f = 0 -> z = 1fSA1 g=0 -> z = 0

Se SA1 devo vedere come si comporta il circuito segli metto il valore opposto G = 0 C D

Se z = 1 non è affetto da guasto fSA1 o Equiv.

Se z = 0 il circuito è affetto da guasto fSA1 o equiv1 00 11 1 Sottoinsieme del vettore corrente IDDQ

Guasti logicamente equivalenti a fSA1 su e,g guardando IDDQ?(stesso vettore di test e stessa uscita)(a,b,c,d) = (1, 0, x, x)

eSA0 equivalente a fSA1? Solo per i vettori (1,0,x,x) quindi NO QEUIVALENTE

gSA0 o gSA1 no equivalenti perché suoi ingressi indifferenti

Trovare vetttori di test eSA0 osservando IDDQ?b = 0, altri indifferenti

Diversa da quella di fSA1 Esercizi svolti teoria e scritto Pagina 22

Diagrammavenerdì 15 aprile 2022 16:19 GUARDO BENE SE FLIP FLOP SONO POSITIVE O NEGATIVE EDGE TRIGGERED(qua entrambi sono positivi perché non hanno il pallino dove c'è il ck)GUARDO BENE QUANDO

è ATTIVO IL RESETOut 1 sconosciuto all'avvio, reset attivo basso Out2 e D2 indeterminati perché valori iniziali sconosciuti( me lo dice la traccia)Out 1 commuta quando vede la che il clock "sale"Per vedere come commuta guardo inAlla salita numero uno mi chiedo: segnale in rispetta tsu? Sì, è attivo da più di 0,6sIl segnale rispetta th? Sì, è attivo da più di 0,4sOk quindi il mio out1 lo può seguire, cioè salireMa ATTENZIONE: sale dopo tck, cioè dopo 1 ns in questo caso (colorato in verde)Ok, il mio out1 va avanti bello tranquillo a seguire in, anche al ck 2 perché è attivo perpiù di 0,4ns (a malapena)ATTENZIONE : non devo solo guardare cosa fa il clock, ma anche il reset. Fino al ck2 eraalto e non mi rompeva, ma poco prima del ck 3 si attivaHa la precedenza su tutti gli altri segnali!Quindi out1 mi va giù con un ritardo tr di 0,5 e sta giù finchè il

reset rimane basso. E così via

Al terzultimo clock succede una brutta cosa: in e clock commutano allo stesso tempo.

Non so cosa mi esce fuori quindi devo mettere out1 indeterminato. E così via

Invece per D2 ricordo che è un XOR ed è alto quando o out o out 2 sono alti (cioè quando ho un numero dispari di 1).

Out2 e D2 sono indeterminati fino al reset e poi cominciano a lavorare bene.

Devo guardare out2 e out 1 per vedere come va D2, ricordando che out2 commuta col clock, invece D2 appena vede che l'uscita cambia, con il suo ritardo tXor.

Esercizi svolti teoria e scritto Pagina 23Layout 1. Devo metter anche inverter!! PU e PD anche in inverter!!

Scambio a di posto perché voglio stesso percorso sia in pulldown che in pullup.

Esercizi svolti teoria e scritto Pagina 24.