E2 4 - Esercizio inverter CMOS Fiorini spiegato passo passo

INVERTER CMOS

(a)

Quando _Vin=0V, Mp è acceso e Mn è spento, dunque Vout si porta al valore logico alto grazie a Mp che carica CL. Pertanto

Vin=0 ⇒ Vout=1

Viceversa, per Vin=1, Mp è spento e Mn è acceso. CL si scarica a 0 grazie al processo conduttivo offerto da Mn verso massa, pertanto

Vin=1 ⇒ Vout=0

Dunque

_Vin | _Vout 1 0 0 1

e la porta logica è un inverter.

V_SSP = V_DDV_O

V_SD = V_DD - V_O

V_SSN = V_I

V_BSN = V_O

FIG 1

la soglia logica V^* è quel valore per cui V_IN = V_OUT, per cui V_SD = 0 = V_DG per entrambi i dispositivi dunque entrambi lavorano in saturazione. Pertanto

I_DN = K_N(V_GSN - V_TN)² = K_N(V^* - V_TOD)²

I_DP = K_P(V_GSP - V_TP)² = K_P(V_DD - V^* - V_TPD)²

In condizioni stazionarie le 2 correnti devono essere uguali:

K_N(V^* - V_TN)² = K_P(V_DD - V^* - V_TP)²

essendo V_TN = |V_TP| e semplificando K_n e K_p che sono uguali:

V^* - V_TM = V_DD - V^* - V_TM

da cui

Essendo V_DD2 settato a 2.5 V è diverso da t₂ e t_PHL.

V_i = V_DD, V_th = 2V

V_o = V_DD, V_DS = 0V

t=0⁺

I_Dm in pent. off

L = t_pH

I_Dm in triode

Dunque NON È VERO che I_Dm è costante

perché I_Dm va in triode prima che V_o raggiunga

V_DD2.

In linea di principio bisognerebbe considerare

2 equazioni differenti, ovvero: una tra

0⁺ e t₁ in cui I_Dm è in p-O e una tra

t₂ e t_PHL (o t_PLH) in cui I_Dm è in triode

Tuttavia si può dimostrare che tenendo I_Dm

costante porta più o meno allo stesso

risultato, se si è abbastanza veloce

la simulazione salta tutto, altrimenti accettabile per il

buono).

t_p+L = C V_tm

       k_n (V_DD - V_tm)²

   12,5 ps

+ C ln (3 V_DD - V_tm)

   2 k (V_DD - V_tm)         V_DD

   19,7 ps

    = 32,2 ps

molto simile a quanto calcolato

col punto C.