E2 3 Esercizio Pseudo NMOS Fiorini commentato e svolto passo passo

E2·3

Facciamo prima delle considerazioni. L'espressione delle

corrente di un mos qualsiasi è del tipo:

₁/₂ µn Cox W / L

dipende dalle ogive

di funzionamento

Il parametro ₁/₂ µn Cox è chiamato K' (n o p a seconda

del MOSFET) mentre ₁/₂ µn Cox W / L è detto K (n o p).

Dunque

K = K' (W/L)

Notiamo che in questo esercizio, per il PMOS è dato

K_p = ₁/₂ µp Cox (W/L)_p

mentre per il NMOS è dato solo K'_n

però (W/L)_n è da determinare.

Inoltre notiamo che a differenza delle logiche NMOS

convenienti, le transconduttanze di processo K' dei

dispositivi di pull-down (Kn) e pull-up (Kp)

sono uguali (una vale 200 µA / V², l'altra 50 µA / V²).

Questo è dovuto al fatto che gli elettroni e le lacune

sono caratterizzati da una diversa mobilità.

Solitamente µn = 2,5 µp. In questo esercizio è µn = 4 µp.

È anche detto invertitore pseudo-NMOS

In questa figura ho indicato per bene tutte le tensioni.

Dispositivo di carico montato a bipolo perché la G e S a massa.

Ricorda che per convenzione, negli NMOS V_GS e V_DS sono positive, mentre nel PMOS sono negative, quindi si considerano le V_SG e le V_SD che invece sono positive.

Nota de, siccome V(C_P) = 0 V allora la tensione di controllo V_SGP questa sempre pari al massimo possibile, ovvero V_DD.

In questo circuito:

• V_GSM = V_in
• V_DSM = V_out
• V_SGP = V_DD
• V_SDP = V_DD - V_O

(c)

Il tempo di propagazione di una logica pseudo-NMOS è dato da:

^{t_PLH + t_PHL}/₂ = ^{C · V_DD/2}/_{2kp (VDD - VTm)²}

t_p = 3,906 · 10^-9 s = 3,9 ns

Siccome si cerca solo il t_PHL (perché se V_in varia tra 0 e 5 V, V_out varia al contrario),

e assumendo t_PLH = t_PHL, si ha:

t_PHL = t_p · 2 = 7,8 ns

(d)

La potenza dissipata statica è nulla quando

V_in = 0 V perché P_n è interdetto. Quando V_in = V_DD

P_D = V_DD · I_D = V_DD · k_p (V_DD - V_Tm)²

= 16 mW