Esercitazione 2 prof. Fiorini tutta svolta interamente passo passo

E2.1 – Porta logica con NMOS e carico resistivo

• a) Calcolare V_out quando V_in = 0V.
• b) Calcolare V_out quando V_in = V_DD.

DATI:

• k_n = ½ μ_nC_ox W/L = 5 mA/V²
• V_tn = 1V
• V_DD = 3.3V
• R₁ = 1kΩ

E2.2 – Porta logica con PMOS e carico resistivo

• a) Assumento V_in con livelli logici 0V e 3.3V calcolare i livelli logici alto e basso di V_out.
• b) Nel caso in cui V_in vari istantaneamente da 0V a 3.3V, calcolare il tempo di propagazione della porta logica.
• c) Calcolare la potenza statica dissipata dal circuito per V_in = 0V e V_in = V_DD.

DATI:

• k_p = ½ μ_pC'_ox W/L = 2 mA/V²
• |V_tp| = 1V
• V_DD = 3.3V
• R₁ = 1kΩ
• C_L = 1pF

NMOS a carico resistivo

V_DD = 3,3 V R_L = 1 kΩ V_in = 1 V k_n = 1/2 μnC_ox' W/L = 5 mA/V²

1. Calcolare V_out quando V_in = 0 V.

Soluzione: quando V_in = 0 V, il transistor M₁ è interdeto (V_GS < V_T), per cui M₁ è assimilabile ad un interruttore aperto.

Pertanto su R_L non scorre corrente. Dalla LKT alla maglia 1 si ha:

V_DD - V(R_L) - V_out = 0 => V_out = V_DD - V(R_L)

Ma essendo V(R_L) = 0 perché I = 0, ne segue V_out = V_DD = 3,3 V

PUNTO A

Nel momento in cui V_in è fisso (a 0V oppure a 3,3V) le capacità non interviene, in quanto

I_L = (C_L · dV_L(t))/dt

e se V_in(t) non varia, V_L(t) è costante, dV_L(t)/dt = 0

per cui I_L = 0 ovvero C_L è un circuito aperto.

Detto questo, se V_out = 0V, il MOS M_i è al massimo della sua conduzione C è il duale rispetto all' nmos e accade la stessa situazione vista all'esercizio 1. Pertanto la soluzione consiste ancora nell' eguagliare la corrente di drain di M_i con la corrente che scorre nel resistore

I_D = I_S

I_DD = k_p (V_in - V_TP)

V_DD - V_out

mantra

I_L = C_L · d( V_L(t) )

dt

V_L(t) = V_out(t) (⇒) I_L(t) = C_L · dV_out(t)

dt

Equazioni auto:

C_L d(V_out(t) ) = k_p (V_in - V_TP )

dt

dt = C_L · dV_out(t)

k_p (V_in - V_TP)

V_DD - V_in

∫^{V_OH + V_OL - molto dell'accensione}

b_PHL = V_TL+V_A

2

logica

0∫ dt = ∫ C_L [V_out(t)]

V_OLk_p (V_in - V_TP)

2

t_PHL = C_L

k_p (V_in - V_TP)

V_DD - V_in

= C_L · V_OH - V_OL

k_p (V_in - V_TP)

V_DD - V_in 2

è anche detto

invertitore

pseudo - NMOS

In questa figura

ho indicato per bene

tutte le tensioni.

dispositivo di carico

montato a bypas

porta la G e a massa.

Ricorda che per convenzione,

nell'NMOS V_GS e V_DS sono

positive, mentre nel PMOS sono

negative, quindi si considerano

le V_SF e le V_SD dei inverti sono

positive.

Nota che,

siccome V(C_sp) = 0V allora la tensione

di controllo V_scp risulta sempre pari al massimo

possibile, ovvero V_DD.

In questo circuito:

• V_GSN = V_in
• V_DSN = V_out
• V_SCP = V_DD
• V_SDP = V_DD - V_O

(e)

La potenza dissipata dinamica si ha quando il segnale di ingresso varia con frequenza non nulla, come in questo caso:

f = ¹/_T = ¹/_{1 μs} = 1 kHz

e vale

P_D|din = f · C_L · V²_DD = 250 μW

Il tempo che ho bisogno di calcolare è il T_PLH, ovvero l’intervallo di tempo necessario affinchè V_out passi da V_DD a V_DD/2, durante la fase di carica di C_L.

Notiamo che, quando C_L è carico a V_DD, il punto di funzionamento dinamico del PM passa da A ad A’ e pei occorre da C in cui si scoccia a 0V il ritardo del T_PLH è relativa l'intervallo di tempo da B a B. Se facciamo l’ipotesi di corrente costante

I_{D, SAT} = K_n (V_in − V_tn)² = 8 mA

qui Mn è in

lineare per cui

K_N (V_DD - V_tn) V_out - V_out² = C^dV_out / _dt

plicando il metodo di separazione delle

variabili

dt = - C / _{KN 2 (VDD - Vtn) Vout Votq}²

t_PHL ∫_t0 dt = - C / _KN ∫

t_PHL - t_s = C / _KN 1 / 2 (V_DD - V_tn)