teoria elettronica applicata

ELEITRONICA

APPLICAFA

Porta 1 Porte L

0.5 V 5.0 mA 1.0 V mA

V I V I −0.4

OL OL IL IL

4.5 V mA 3.0 V 20 µA

V I −5.0 V I

OH OH IH IH

Tabella 7.4: Parametri elettrici delle porte di tipo 1 e L.

In una porta realizzata invece in logica statica complementare l’ingresso è col-

legato a un comparatore di soglia e il livello della tensione d’uscita è indipendente

dal rumore presente sull’ingresso, purché esso non superi la soglia.

Dunque è impensabile utilizzare lunghe sequenze di TG per realizzare un

circuito logico complesso. Occorre in ogni caso interporre ogni qualche livello di

logica una porta complementare per evitare il rischio di un deterioramento del

segnale tale da indurre malfunzionamenti nel circuito logico.

7.4 Esempi pratici

I prossimi paragrafi presentano degli esempi di interconnessione e pilotaggio

di carichi con porte logiche di tecnologie diverse e illustrano con degli esempi

numerici i valori tipici delle grandezze elettriche di interesse. wrwito

it situation

oumdizzml n

'

two

7.4.1 Calcolo di fan-out per

straw .

V

portal

huattuistiohe sort

AL

: -2kt Rpu

Rpd -

. .

It

III.

:i;IoiIv L 1

. R

P U

L

Gmetteristidu 1

porte : L 2

,hmA

Vin OV In

:O

h

* = R

P D

20µA

Vu+= V I

* 3,0 =

# L N

Figura 7.21: Schema circuitale a cui fa riferimento l’esempio 7.4.1.

Nello schema 7.21, = 2 kΩ e = 10 kΩ rappresentano un carico

R R

P D P U

NON standard associato all’uscita della porta 1. = 5 V. Le caratteristiche di

V

AL

uscita della porta 1 e di ingresso delle porte sono riportate in tabella 7.4.Qual

L

è il massimo numero di porte che è possibile connettere all’uscita della porta

L

1? 7-29

Soluzione

In primo luogo si può osservare che le porte sono compatibili con la porta 1

L

per quanto riguarda le tensioni. Infatti si ha che e .

V < V V > V

OL IL OH IH

L L

1 1

Occorre poi verificare quante porte sia in grado di pilotare la porta 1 oltre al

. carico rappresentato dalle due resistenze, calcolando la corrente totale assorbita

¥m¥¥ a livello alto e basso.

Rpd Quando l’uscita della porta 1 è a livello alto, se consideriamo il

Livello alto

L nodo di uscita abbiamo due correnti entranti, quella della porta 1 e quella che

scorre nella resistenza , e due correnti uscenti, quella che scorre in

R R

P U P D

e la somma delle correnti di ingresso nelle porte La tensione d’uscita deve

L.

rimanere compresa tra e e questo succede se

V V |I | < |I |.

AL O OH

OH

1 1 1

Se consideriamo la tensione d’uscita pari a avremo il massimo contri-

V

OH

1

buto ammissibile per la resistenza e il minimo contributo della resistenza

R

P U

. Poiché la corrente in ha lo stesso verso della corrente d’uscita della

R R

P D P U

porta, questa rappresenta un “aiuto” alla porta 1, mentre la corrente in R

P D

aol.EE#

rappresenta in questo caso un carico aggiuntivo. La corrente può quindi

I

O

1

essere espressa da:

Ipd

To Ipa NI

+ = + # V − V

V AL OH

OH

= + 1

1 − ≤ |I |

I n · I OH

O IH

L 1

1 R R

Ipw Ipo P D P U

Valant then 0.5 V

4.5 V 5 mA =⇒ 140

=⇒ = 20 µA + − ≤ n ≤

I n ·

O 2 kΩ 10 kΩ

NI Io

Io < a

-

then + # Vtggphnu

= Nella situazione di uscita bassa la porta 1 assorbe corrente,

Livello basso

fino al massimo della pari a 5 mA. Le resistenze giocano un ruolo opposto

I

OL

al caso precedente: rappresenta un carico supplementare che deve essere

R

P U

assorbito da 1 oltre alla corrente uscente dagli ingressi delle porte logiche L;

• l

Rpu la resistenza invece facilita il pilotaggio assorbendo parte della corrente

R

P D

proveniente dai carichi. Supponiamo che il carico sia massimo, il che equivale a

•

2 dire tensione sull’uscita pari a .

at V

< OL

Rpd & L V − V V

AL O O

= +

I n · |I | − ≤ I

O IL OL

• R R

P U P D

L

An 0.5 V

4.5 V

= 0.4 mA + 5 mA =⇒ 12

I n · − ≤ n ≤

O 10 kΩ 2 kΩ

Quindi il fan-out è determinato da questa seconda situazione di utilizzo e il

massimo numero di porte logiche che possono essere collegate vale dodici.

L

7.4.2 Pilotaggio di LED

Si vuole pilotare un diodo LED con un inverter TTL-LS. Si utilizzino le specifiche

A ^

seguenti: reqnale

di

Tensione di alimentazione: = 5 V.

• V

AL

Caratteristiche LED: = 1.7 V, corrente necessaria per avere una

• V

ON

buona illuminazione del diodo: = 5 mA.

I

ON

Caratteristiche di uscita della porta: = 2.7 V; = 0.5 V; =

• V V I

OH OL OH

µA; = 8 mA.

−400 I

OL 7-30

#,

Vote

fynhfiesipoorealizzaneIoaLIorappresentuuu@luriw.qu V

AL

Ji

in

/ corrente

faswvrere Posso mane

program

.

=

R fewwente

VAL-Vj-V=

be

limitaue I

Pen now =

usoitaa ,

Ji R

tension to

Atp R

V

2,7 Vy

= 5 7V

1 ,5V

-0

V

R - R

560

= =

-5mA F

Serie E 12

(a) (b)

Figura 7.22: Due possibili modalità di collegamento del diodo LED.

Soluzione

I diodi LED sono diodi costruiti con semiconduttori diversi dal silicio (GaAs,

GaP, GaAsP,SiC, GaInP, ...). La caratteristica tensione-corrente di un LED è

simile a quella di un diodo normale, a parte il fatto che la tensione di soglia è

diversa e dipende dalla composizione chimica del LED e dal colore della luce

emessa. In funzione del tipo di diodo varia anche la corrente necessaria per

ottenere una buona luminosità. Le specifiche dell’esercizio si riferiscono a un

tipico LED rosso usato per segnalazione di stato di circuiti digitali.

Non è possibile collegare all’uscita di un circuito logico direttamente un LED

verso 0 V o in quanto non risulterebbe controllabile la corrente all’interno

V

AL

del dispositivo. Occorre allora inserire in serie una resistenza di valore opportu-

no. I due circuiti possibili, riferendo il LED a 0 V o , sono rappresentati in

V

AL

figura 7.22.

Qualora la capacità di pilotaggio della porta logica sia simmetrica (cioè

entrambi i circuiti sono utilizzabili purché la corrente assor-

|I | ≃ |I |),

OH OL

bita dal LED sia inferiore alla massima corrente fornibile dalla porta, mentre se

la caratteristica della porta è asimmetrica occorre stabilire quale soluzione sia

possibile. Occorre cioè analizzare per entrambi i circuiti il funzionamento con

uscita a livello alto e basso.

1. Con la prima topologia (fig. 7.22.a) non ci sono problemi a livello basso:

= 0.5 V e il LED in questo caso risulta spento. Se però si analizza

V

OL

che cosa succede con l’uscita della porta a livello logico alto, si scopre che

la massima corrente che la porta è in grado di fornire al LED, =

I

OH

mA, è decisamente insufficiente ad accendere il LED.

−0.4

2. Utilizzando la seconda soluzione (fig. 7.22.b), a livello basso può scorrere

corrente nel LED: infatti la corrente viene assorbita dalla porta e la ten-

sione d’uscita è pari al massimo a . Il valore massimo della corrente

V

OL

d’uscita è compatibile con la corrente che deve scorrere nel LED, .

I

ON

Dunque la corrente passa nel LED e nella resistenza provocando nel

R,

LED una caduta di tensione pari alla sua tensione di accensione e

V

ON

sulla resistenza una caduta pari ad almeno . È allora suf-

V − V − V

AL ON OL

7-31

EVOL solo

VOH Soho

deivalori

limit

dei now V

AL

,

fissi usutae inqresso

per . R

pu

*

A HC

L

LS05 *

B LS

LS05

Figura 7.23: Schema dell’esempio 7.4.3.

ficiente dimensionare perché in queste condizioni si abbia una corrente

R

pari a nella resistenza stessa:

I

ON V − V − V

AL ON OL

= = 560 Ω

R I

ON

Che cosa succede quando l’uscita della porta è a livello alto? A prima

livelb vista potrebbe sembrare che nel LED possa anche in questo caso scorrere

logia

La porta a corrente, in quanto = 2.7 V sembra tale da permettere un passaggio

V

OH

corrente

Alto assorhe di corrente nel dispositivo (V = 3.3 V). In realtà questo non

non − V

AL ON

solo succede, perché la porta a livello alto non è in grado di assorbire corrente

be genera

me ma solo eventualmente di generarla. In questo caso quindi la tensione

d’uscita salirà a un livello tale da non permettere passaggio di corrente in

R.

La capacità di pilotaggio asimmetrico delle porte TTL, verificata in questo

esercizio, obbligava i progettisti a soluzioni del tipo presentato, cioè a pilotare i

carichi quando le porte logiche presentavano un livello di uscita basso. La tecno-

logia attuale permette di costruire porte con capacità di pilotaggio simmetrica, }

per cui è possibile indifferentemente pilotare carichi riferiti a 0 V o a .

V

AL - .

7.4.3 Wired-or Ro pauemetro

Si vuole dimensionare la resistenza di pull-up nel circuito riportato nello palassita

R per

P U

schema 7.23. Si ricorda che il simbolo sulle porte logiche indica il fatto che la collector

∗ open

loro uscita è open collector.

⇐

definine

possomo Si considerino le seguenti caratteristiche elettriche delle porte logiche:

dlivello VAL=5✓

solo • porte open collector tipo LS05:

•

della

basso sheet

data

so

±

5.5 V; = 100 µA; = 0.5 V; = 8 mA;

V ≤ I V I

OH OH OL OL

|* nA× ,*=5i5V

Voam

porta di tipo HC:

•

Glleqoquinti tea

Rpu pen = 3.15 V; = 1 µA; = 1.35 V; = µA;

V I V I −1 View specifiaita

IH IH IL IL pudie

alto

livdlo bot

per

porta di tipo LS standard:

• V

30

Voann =

= 2 V; = 20 µA; = 0.8 V; = µA;

V I V I −400 ,

IH IH IL IL

7-32

• W=5V| indicate

value aei View

Massimo a solo

→ V

wlleqaue 5.5

Rpu per

passo coprirsi da

Wentualivumori

Soluzione

La linea può assumere valore logico alto quando sia A che B hanno uscita in

alta impedenza (corrispondente al livello alto di una porta totem-pole), oppure

livello basso in tutti gli altri casi. Per dimensionare occorre studiare il

R

P U

comportamento del circuito considerando tutte le configurazioni delle uscite.

Analizzeremo separatamente lo stato alto e basso della linea.

Leggendo le caratteristiche delle porte LS05 ci accorgiamo che

Livello alto

sono definite una tensione e una corrente . Dato che la porta non è in

V I

OH OH

grado di fornire un livello di tensione definito a livello alto, che di fatto è per

la porta un livello Z, occorre capire il significato di tali parametri. Per quanto

riguarda la tensione, in questo caso è la massima tensione che la linea può

V

OH

presentare senza provocare danni all’uscita della porta quando questa è in alta

impedenza. Di fatto indica la massima tensione a cui può essere collegata

V

OH

la resistenza di pull-up. Esistono delle porte open collector ad alta tensione in

cui questo valore supera di molto la tensione di alimentazione del dispositivo.

L’altro parametro riguardante l’uscita alta, , rappresenta la massima corren-

I

OH

te parassita che può essere assorbita dalla porta anche quand’essa è idealmente

scollegata nello stato Z. È necessario tenere conto di questo parametro in quanto

rappresenta un termine spesso preponderante nella corrente che scorre in R

P U

con linea a livello alto.

Calcoliamo la corrente che scorre a livello alto nella resistenza di pull-up: to

Vo

VAL .

- I

HOH

. In At

= 2I + + = 0.221 mA A B

I I I

+ As

+

=

Fp ,+e=

# P U OH IH,HC IH,LS

↳ an

Vo

La tensione sulla linea allora sarà:

221µA *

= *

B B LS

= =

V V − V V − R I

L AL P U AL P U P U

V

Vo alivdbalto

corrente

> . Il potenziale deve essere maggiore o uguale della minima delle tensio-

V

Hc L

ni riconoscibile come alta in ingresso alle porte HC e LS per poterle pilotare

correttamente. max (V = 3.15 V, = 2 V)

V ≥ V

L IH,HC IH,LS

5 V 3.15 V

V − V −

• AL IH,HC = 8.2 kΩ

R ≤ ≃

P U 221 µA

I

P U

Anche se questo dimensionamento è corretto, sarebbe preferibile utilizzare

come valore minimo di tensione sulla linea una tensione un po’ più alta di 3.15 V

in modo da garantire un certo margine di rumore. Considerando ad esempio

3.7 V, il valore massimo di resistenza diventa circa 5.6 kΩ.

La linea può portarsi a livello logico basso in tre modi diversi:

Livello basso

= = = = = = La prima di queste combinazioni

A L, B L; A Z, B L; A L, B Z.

vede entrambe le porte attive, in grado quindi di assorbire corrente, mentre nelle

altre due una sola porta deve gestire tutta la corrente proveniente da resistenza

di pull-up e ingressi. Scegliamo dunque per il dimensionamento del circuito una

di queste configurazioni, più sfavorevoli della prima. La porta non attiva viene

completamente ignorata nei calcoli: non si considera cioè la corrente di cui

I

OH

7-33

%¥

# Cami

Purtroppoho 3 Vo

22 1 •

4 a.

A as

[ L

Z |Vo

Caso favoreuole → X

2 B a Ls

besi sfauoreeoli Be Enon corrente

scone

abbiamo tenuto conto nei calcoli a livello alto, in quanto è un termine parassita

sulla cui presenza non si può fare affidamento e che, se considerato, sarebbe un

aiuto alla porta attiva. Dunque il caso peggiore è non considerarlo. L’equazione

al nodo è quindi:

L V − V

AL O + +

= I I ≤ I

I IL,HC IL,LS OL

O R

P U

La tensione sulla linea al massimo può valere , da cui:

V V

O OL

RID 5 V 0.5 V

−

8,2kt

E + 0.4 mA 8 mA

≤

R

P U

't 592 Ω

R ≥

P U

Il valore minimo per nella serie E12 è 680 Ω.

R

P U

L’analisi del circuito ha portato ad ammettere per

Osservazioni finali R

P U

una gamma di valori ampia circa una decade. Quali sono le scelte progettuali

più corrette per dimensionare in modo ottimo tale componente? I due parametri

che generalmente si considerano sono:

VAL Dissipazione di potenza. Una resistenza di valore basso porta ad una mag-

•

Rpu giore corrente sulla linea a livello basso (a livello alto la corrente dipende

poco dal valore di resistenza). Viene quindi aumentata la dissipazione di

potenza del circuito.

to lpmussitu Velocità di commutazione. La transizione H-L sulla linea è dovuta all’en-

• trata in conduzione di una delle uscite ed è quindi indipendente dal valore

¥ della resistenza, mentre la transizione L-H è dovuta al passaggio di un’u-

alta scita dallo stato attivo allo stato di alta impedenza. La linea si porta a

Pii he riesistenaui e livello alto solo grazie a , la quale deve caricare le capacità parassi-

R

P U

Ji tempo

wrtante

be

pii te presenti nel circuito. e le capacità parassite formano quindi un

R

P U

circuito RC in cui la costante di tempo dipende dalla resistenza. Risul-

τ

Webb ! ta quindi evidente come una resistenza più bassa porti a una maggiore

velocità delle transizioni L-H.

it condensation impieqa A seconda delle necessità e delle caratteristiche dei segnali trattati, ossia del

vallentulu

tempo

pii nel quale va inserito il circuito, si sceglie un valore della resistenza di

contesto

, pull-up atto ad ottimizzare le prestazioni richieste.

mlitu

transition in ,

Jisasa he

me

In 7.5 Comportamento dinamico delle porte logi-

wrtocirouito

Shatto perdu

' che

It 7.5.1 Definizioni

Finora ci siamo occupati della caratteristica statica dei circuiti logici. Studiamo

820A

Rpu ora che cosa succede durante la commutazione da un livello logico all’altro.

⇐ Essendo le porte logiche dei componenti reali, non reagiranno istantanea-

mente ad una variazione degli ingressi. Inoltre la commutazione non avverrà in

Solitamente tempo 0. Occorre definire in modo rigoroso come misurare i ritardi dei segnali e i

tempi necessari a commutare. Il tempo impiegato nella commutazione alto-basso

. 7-34

di un segnale logico viene detto tempo di discesa, o E’ definito come

fall time.

il tempo intercorso tra l’attraversamento da parte del segnale della soglia posta

al 10% dell’ampiezza della transizione e l’attraversamento della soglia posta al

90% della stessa (fig. 7.24a). In modo analogo è definito il tempo necessario alla

commutazione basso-alto. Tale tempo è indicato come tempo di salita o rise

time.

Per quanto riguarda il tempo necessario a propagare il segnale all’interno

di un circuito logico si parla di e si misura dall’istante in

propagation delay

cui il segnale d’ingresso supera una soglia p