Esercizio tristate inverter Levantino esercizio E3.4

6. Inverter tri-state

Funzione dell’inverter tri-state

In alcuni casi può capitare che più porte logiche siano connesse in modo da creare conflitti. Pensiamo ad esempio a quanto accade se più porte logiche sono collegate ad un bus (linea dati) e in uno stesso istante cercano di forzare a valori diversi la tensione del bus. In questo caso si possono avere fondamentalmente tre diverse situazioni:

• a) Una delle due porte si danneggia irreparabilmente;
• b) La tensione della porta assume un valore intermedio casuale;
• c) Si realizza un collegamento a massa che genera una corrente molto elevata e di conseguenza una grande dissipazione di energia.

Per evitare questo tipo di inconvenienti si utilizza l’inverter tri-state, il quale può avere, oltre allo stato logico alto e basso, uno stato logico ad alta impedenza: ciò significa che la porta si comporta come un c.a. e quindi non forza né a “0”, e né a “1”, lo stato logico della linea dati.

Schema della porta

Lo schema elettrico dell’inverter tri-state è il seguente:

Dove “E” è l’ingresso di enable (“attivazione”): se esso vale “1”, la porta è nello stato “ad alta impedenza”, altrimenti non lo è.

Analisi della porta logica

Se abbiamo E = “0”, l’inverter nMOS più in basso è certamente spento e, analogamente, il pMOS più in alto è spento. Di conseguenza possiamo sostituire ad essi dei c.a. e osserviamo facilmente che siamo nello stato “ad alta impedenza”. Se invece E = “1”, entrambi i transistor sopra citati sono accesi e possiamo sostituire ad essi dei c.c., ottenendo come circuito equivalente un normale inverter.

Uso dell’inverter tri-state

Possiamo utilizzare l’inverter tri-state fornendo come ingresso di enable una tensione fornita da una rete di controllo, programmata per mantenere alto il valore dell’enable di una sola porta di tri-state tra quelle collegate alla linea dati (secondo opportune politiche), come mostrato nella figura seguente:

Inverter Tristate

L'inverter tristate come dice la parola stessa ha 3 possibili stati:

• 0
• 1
• Z (alta impedenza)

Si usa soprattutto nelle applicazioni digitali in cui si vuole controllare se una porta logica sia attiva o meno e secondo dell'abilitazione di un segnale (EN in questo caso).

Tabella di verità: gli ingressi sono 2, quindi dovremo considerare 2² = 4 possibili combinazioni.

A = EN = 0: si ha che se il PMOS più in alto conduce, l'NMOS più in basso è interdetto, come è interdetto anche l'NMOS condotto da EN, e l'NP controllato da EN.

L'onda quadra ideale ha potenza dinamica come al solito:

P_D = 8 · C · V_DD² =

f_clock 4pF 25

= 4 · 10^-5 W = 40 mW

Se avesse, la potenza statica sarebbe dovuto assicurare:

• EN = 1 (altrimenti il tristato è OFF)
• Uno dei 2 stati di A ad un valore fisso.