Anteprima
Vedrai una selezione di 4 pagine su 11
Esercizio E3.3 invertitore CMOS Pag. 1 Esercizio E3.3 invertitore CMOS Pag. 2
Anteprima di 4 pagg. su 11.
Scarica il documento per vederlo tutto.
Esercizio E3.3 invertitore CMOS Pag. 6
Anteprima di 4 pagg. su 11.
Scarica il documento per vederlo tutto.
Esercizio E3.3 invertitore CMOS Pag. 11
1 su 11
D/illustrazione/soddisfatti o rimborsati
Disdici quando
vuoi
Acquista con carta
o PayPal
Scarica i documenti
tutte le volte che vuoi
Estratto del documento

1 Esercizio dal pacchetto

Partiamo da un po' di basi sull'inverter.

Quando Vin = 0V, Mp è acceso e Mn è spento, dunque Vout si porta al valore logico alto grazie a Mp che carica CL. Pertanto

Vin = 0 ⇒ Vout = 1

Viceversa, per Vin = 1, Mp è spento e Mn è acceso. CL si scarica a 0 grazie al percorso conduttivo offerto da Mn verso massa; pertanto

Vin = 1 ⇒ Vout = 0

Dunque

Vin | Vout 0 | 1 1 | 0

e la porta logica è un inverter.

Questa figura serve per capire meglio come sono orientate le tensioni

da cui

la soglia logica V* è quel valore per cui VGS=VST, per cui VSD=0=VDG per entrambi

dispositivo, dunque entrambi lavorano in saturazione. Pertanto

IDN = KN (VGSN - VTN)2 = KN (V* - VTND)2

IDP = KP (VSGP - |VTP|)2 = KP (VDD - V* - |VTPD|)2

le correnti devono essere uguali:

KN (V* - VTND)2 = KP (VDD - V* - |VTPD|)2

Essendo VTND - |VTPD| e semplificando KN e KP

sono uguali:

V* - VTN = VDD V* VTPD

Da cui

Essendo VDD/2 posto a 2,5 V e lineare da t a tPLH.

V0 = VDD - VTH = 2 V

VON = VDD/2 = 2,5 V

t

L = t0+

t

L = t

L = tPLH

PMOS in pinch-off

PMOS in triode

Dunque NON È VERO che IDN è costante perché PMOS va in triode prima che V0 raggiunga VDD/2.

In linea di principio basterebbe considerare 2 aggiustamenti differenti, ovvero: una tra t0 e t1 in cui PMOS è in p. o. e una tra t1 e tPLH (o tPLH+) in cui PMOS è in triode.

Tuttavia si può dimostrare che tenere IDN costante porta più o meno allo stesso risultato (se si è ⟪⟫ la simulazione sbaglia sola fuori, altrimenti accettabile più o meno).

tpHL = C/Kn(VDD-Vtn)2 Vtn + C/2k(VDD-Vtn) ln(3*VDD-2*Vtn)/Vtn

12.5 ps

19.7 ps

= 32.2 ps

molto simile a quanto calcolato

al punto C, solo che questa formula

è molto più accurata ed elimina l'ipotesi

di caricate calcolate che come avete potuto

vedere non è rispettata durante tutto il

processo di carica.

Ai fini degli esami, la formula usata

tpHL = tp0LH - C VDD

_________________

IDsat

va bene comunque perché abbiamo dimostrato

che comunque approssima molto bene il

risultato reale.

Dettagli
Publisher
A.A. 2019-2020
11 pagine
SSD Ingegneria industriale e dell'informazione ING-INF/01 Elettronica

I contenuti di questa pagina costituiscono rielaborazioni personali del Publisher ProfElettr di informazioni apprese con la frequenza delle lezioni di Fondamenti di elettronica e studio autonomo di eventuali libri di riferimento in preparazione dell'esame finale o della tesi. Non devono intendersi come materiale ufficiale dell'università Politecnico di Milano o del prof Levantino Salvatore.