Elettronica digitale parte 2

LISTA ARGOMENTI

1 - Transistore nMOS

1 - 2 Invertitore nMOS e pMOS caratteristiche statiche e dinamiche

2 - Invertitore CMOS e pianta

4 - Funzioni logiche combinatorie

• Tempi di propagazione
• Tempo di propagazione di un NAND a 3 ingressi
• Modello di Elmore per calcolarela costante di tempo
• Pass Transistor
• Transmission Gate
• Funzioni logiche combinatorie DINAMICHE

5 - MEMORIE: SRAM, DRAM memorie FLOATING GATE (Effetto Tunnel e CHE)

6 - INTERCONNESSIONI

• Resistenza wire Rw, capacità wire Cw
• Scaling Tecnologie
• Modello semplificato della interconnessione ed eq. di diffusione
• Tempi per interconnessione concentrata e distribuita (τ)
• Interconnessioni e driver che le pilota (tempi di propagazione)
• Minimizzare il ritardo di interconnessioni pilotate da DRIVER

7 - LOGICAL EFFORT nelle interconnessioni

• INVERTITORE DI RIFERIMENTO
• babs (metodo ombrello) → g logical effort → come calcolarlo (NAND,NOR)
• h electrical effort
• p parasitic effort

• Per logiche più complesse Delay

8 - RETI SEQUENZIALI

• BISTABILE
• SR LATCH e SR LATCH GLOCKED
• T-Latch, Tspout, T-Tscr
• D-LATCH & MUTHAFEX LATCH
• Transmission Gate per realizzare un positive latch
• TRASFERIMENTO EDGE TRIGGERED, MASTER SLAVE
• Tempi di Propagazione MASTER SLAVE e PASS GATE in particolare
• AUTOMA A STATI FINITI

LISTA ARGOMENTI

1. Transistore nMOS
2. Invertere nMOS e pMOS caratteristiche statiche e dinamiche
3. Invertere CMOS e pianta
4. Funzioni logiche combinatorie
   • Tempi di propagazione
   • Tempo di propagazione di un NAND a 3 ingressi
   • Modello di ELMORE per calcolare stime di tempo
   • Pass Transistor
   • Transmission Gate
   • Funzioni logiche combinatorie DINAMICHE
5. MEMORIE: SRAM, DRAM
   • Memorie a FLOATING GATE (Effetto Tunnel e CHE)
6. INTERCONNESSIONI
   • Resistenza wire Rw capacità wire Cw
   • Scaling tecnologia
   • Modello semplificato delle interconnessioni ad eq. di diffusione
   • Interconnessioni concentrate e distributive (α)
   • Interconnessioni in driver che ti parlano (tempi di propagazione)
   • Minimizzare il ritardo di interconnessioni pilotate da DRIVER
7. LOGICAL EFFORT nelle interconnessioni
   • INVERTERE DI RIFERIMENTO
   • dabs (metodo ombrello)
   • g logical effort
   • h electrical effort
   • p parasitic effort
8. Per logiche più complesse Delay
9. RETI SEQUENZIALI
   • BISTABILE
   • SR LATCH e SR LATCH CLOCKED
   • Thold, Tsetup, Tccq
   • D-LATCH e MUTFLEXE LATCH
   • TRANSMISSION GATE per realizzazione un positive latch
   • TRASFERIMENTO EDGE TRIGGERED, MASTER SLAVE
   • Tempi di Propagazione MASTER SLAVE e PASS GATE in particolare
   • AUTOMA A STATI FINITI

• Master slave di tipo dinamico
• Clock skew
• Latch dinamico semplice (area ridotta)
• Latch con un solo clock (True Single Phase clocked) TSPC

INVERTER - PORTA LOGICA

Presenta in uscita il valore negato dell'ingresso

V_in = V_out

HIGH

• INPUT V_IH
• OUTPUT V_OH

LOW

• V_IL
• V_OL

VOLTAGE TRANSFER CHARACTERISTICS

Caratteristiche del trasferimento di tensione

IDEALE ingresso/uscita

• Da tensioni basse in ingresso → uscita alta
• Ide in ingresso → uscita bassa

V_in = V_gate

REALE ingresso/uscita

In realtà non esiste il tratto di pendenza ∞

Si definisce convenzionalmente che i punti di commutazione sono quelli per cui la pendenza della curva è esattamente -1.

MARGINI DI RUMORE

In una situazione simile:

1. 0
2. 1

se il segnale V_G viene iniettato un rumore di ampiezza ΔV fino a quando il sistema funziona correttamente?

Funziona fino a quando il segnale V₂ non è il massimo V_IL

Avendo presente queste caratteristiche:

NML = V_H - V_OL

NMH = V_OH - V_H

(Noise Margin)

Proprietà Rigenerativa

Matematicamente la proprietà rigenerativa corrisponde ad una