Architettura dei calcolatori - 2 semestre

Architettura dei Calcolatori

2^o Semestre

Architettura dei Calcolatori: 1^a lezione

Memoria RAM: su cosa verterà la teoria:

• organizzazione concettuale
• gerarchia di memoria (prestazioni adeguate del calcolatore)

Punto 1: sta concettuale.

contiene celle di memoria

Le due operazioni qui usate:

• scrittura di un valore (input)
• lettura di un valore (output)

WRITE RAM[ADDRESS] ← VAL

READ OUTPUT ← RAM[ADDR]

La Memoria RAM può essere molteplicia:

• Tipo Statico: Utile sono registri di tipo D, ovvero:

un registro formato da una serie di flip flop.

È un dispositivo che viene ritenuto comunemente

un segnale di clock unico per tutti.

Questo tipo permette l'inserimento di un valore all'interno

del registro.

Il flip flop memorizza

un bit comune con il quale possono

essere rappresentati numeri tra lo 0 ed

il 15 (in questo caso)

In questo modo otteniamo un registro di tipo D a 4-bit;

composto da 4 flip flop.

Temi ADC

23/03/2020

RAM

La RAM, come precedentemente visto, permette di avere una maggiore velocità di funzionalità recupero e scrivere (con numerosi ...) ma ha una elevata dispersa.

In una RAM, con svantaggio, con un colore è possibile avere i risultati del tracuminazie afferivo la capacità di questo di amministrare.

Possiamo avere cambiato la tecnologia con un RM ricevuta un di da per ottenere migliore prestazione.

Tutto questo per di due le RAM statiche tentiamo nel essere di piccole dimensioni au.

^L_{ogrez l} log₂ (220 - 997)

Questi è l’aumento della capacità del di RAM e delle … di oggi.

Con il si determina in due un rischio spernata.

Le legge si ...

Memoria da l’utente ottenere Memoria RAM statica affetiva invunelingubilte.

Terminologia delle dimensioni di un dispotivo

1. K (2¹⁰ || to³) ⟹ "K.G.", "kappa"
2. M (2²⁰ || to⁶) ⟹ "Mi.G.", "mega"
3. G (2³⁰ || to⁹) ⟹ "Gi.G.", "giga"
4. T (2⁴⁰ || to¹²) ⟹ "T.di", "tera"

Architettura dei calcolatori

Lunedì 23/03/20

Le macchine RRM non hanno solo una velocità di esecuzione uguale a quella del processore, ma sono limitate da situazioni di memoria (che loro non arrivano a produrre al di sopra fino da 4/18 Kb - byte, procedendo però da velocità a).

Gerarchia di memoria:

• Perché ci si intreccia questi problemi legati alle dimensioni ed alla velocità.
• Siamo limitati nel concetto di località.
  • nel tempo;
  • nello spazio; (a caratteristica)
• Cosa significa?
• È in pratica un sistema che programma movimenti in esecuzione, nella macchina ogni parte del programma sta in queste due località principali:
  • località nel tempo:
    • lo in un certo momento viene generato un vostro disco e dopo in cerco occupate e che per conservare la memoria mentre vostro il per poter accedere più nuovi, altra schema della dimensione RAM
  • località nello spazio:
    • Nel memoria, in cui il processore sul generamento l'istruzione di (per precisare di volta in volta che lettura) accettando l'accordo qui per un tempo altra per accedere alla schema della memoria ad accortezza, una semplice esecuzione sequenziale che in programma dove le Tmv vengono eseguite e mai stop (l'altra, in i, j, i+8, i+1)

Questo avviene nel primo accesso a questo sistema

e non è un vantaggio in tempo di esecuzione;

infatti, accedendo spesso

lo stesso valore, anche il processore può

ridurre il tempo costante è molto più breve.

Il caso di valore già presente nella cache

si chiama HIT (più bassa) è un criterio con grande

incremento della velocità legato alle memorie a cache.

Il caso in cui il valore non è presente si

chiama MISS (è un mancato) e si deve quindi trasferire

il valore del variabile in uno delle posizioni libere

della mia memoria cache per prepararmi così

un meccanismo HIT per avere un tempo di accesso

abbastanza breve appunto, delle memorie a cache.

Dato che è molto più piccola la cache rispetto

alle RAM e quindi ne vengono già spazio sufficiente

per aggiungere un moltiplicarsi di algoritmi

di gestione implementata. Uno dei modelli della

cache che permette di fare un spostamento

inmprovvisamente ha inoltre cancellando il

contenuto di una delle due memorie cache

e spostamento con le nuove avanzamenti.

Si sviluppa la proprietà di

contatto nel tempo in modo volesse venire un lancio

con tempo rotante nel inserire alcuni valori di prima

il valore che la percentuale in entrata e trasferì, ne

revise in fattone l’algoritmo di controllo.

Studiano anche quello delle celle di memorie delle RAM

aggiungendo il lavorato maggiormente (algoritmo di

RITENAZIONE) e LRU (Least Recently Used)

con probabilità di avere anche un sistema di

prepararmi molto più efficienti rispetto a quei valori.

Infatti la cella di memoria non ne deve accedere

questo non giugni sempre la RAM, impatto ai processi accessibili.

- un altro tipo di organizzazione (per esempio per una costruzione multifunzionale) si ottiene dedicando una certa quantità di circuiti componenti che effettuano la ricerca associata. Per separare il termine di completamento dell’ultima ricerca può mantenere la condizione di risposta, di ricerca a tempo costante.

- mettere dei livelli nella possibilità di inserire linee in cache nelle varie posizioni disponibili all’interno della memoria cache es.

- supponiamo di inserire le linee di cache. Quelle linee:

- in un’organizzazione completamente associativa avremmo bisogno di 8 comparatori al posto del comparatore per effettuare la ricerca multicanale

- lo facciamo in modo tale che in certi multicanali di memoria AA si potrà prendere non in quell’area. A queste linee di cache una di una di linea di cache per esempio, porterà aumento a riunificare al minimo d’accesso un minuto e solo avenuti i comprensatori che non verrà nella una posizione in cui quella linea può vivere questo in cui ci deve non ci . Questo porta ad una organizzazione della memoria cache che viene denominata corrispondenza diretta.

Architettura dei calcolatori

Lecce 26/03/2020

Protocollo di coerenza:

Consistenza dei dati all'interno delle cache legata alle operazioni di scrittura.Nel caso delle operazioni di lettura non sembrano poter creare particolari problemi (portare una copia dentro alla cache delle parole effettivamente l'accesso diretto senza toccare la RAM) perché la cella rimane invariata dato che non la modifica mai.Nelle scritture invece qui può succedere una discordanza radicale con la memoria delle cache.Se l'aggiornamento dei valori in effetti non solo nelle cache allora potrebbe succedere che valori delle cache e della RAM non siano al termine di un esecuzione sia parte di un programma.Per questo, devono tenere la coerenza dei dati scrittura.Il protocollo di consistenza che c'è quando deve avvenire il ripristino della consistenza (ce ne sono due):

• Write-through

  • La consistenza viene mantenuta costantemente al momento che un'operazione di scrittura effettuata nelle cache, questa viene propagata nella RAM.
  • Dal punto di vista della prestazione, l'operazione di scrittura non viene velocizzata dalle prestazioni delle memorie cache.
  • Accumula le scritture (2:1 il rapporto tra le scritture che accumula in scrittura).

• Veloci non solo le letture, ma dato che fanno gli accessi più frequenti a quelli di lettura, permette infatti di conseguire.