Anteprima
Vedrai una selezione di 13 pagine su 56
Architettura dei calcolatori - 1 semestre Pag. 1 Architettura dei calcolatori - 1 semestre Pag. 2
Anteprima di 13 pagg. su 56.
Scarica il documento per vederlo tutto.
Scarica
Architettura dei calcolatori - 1 semestre Pag. 6
Anteprima di 13 pagg. su 56.
Scarica il documento per vederlo tutto.
Scarica
Architettura dei calcolatori - 1 semestre Pag. 11
Anteprima di 13 pagg. su 56.
Scarica il documento per vederlo tutto.
Scarica
Architettura dei calcolatori - 1 semestre Pag. 16
Anteprima di 13 pagg. su 56.
Scarica il documento per vederlo tutto.
Scarica
Architettura dei calcolatori - 1 semestre Pag. 21
Anteprima di 13 pagg. su 56.
Scarica il documento per vederlo tutto.
Scarica
Architettura dei calcolatori - 1 semestre Pag. 26
Anteprima di 13 pagg. su 56.
Scarica il documento per vederlo tutto.
Scarica
Architettura dei calcolatori - 1 semestre Pag. 31
Anteprima di 13 pagg. su 56.
Scarica il documento per vederlo tutto.
Scarica
Architettura dei calcolatori - 1 semestre Pag. 36
Anteprima di 13 pagg. su 56.
Scarica il documento per vederlo tutto.
Scarica
Architettura dei calcolatori - 1 semestre Pag. 41
Anteprima di 13 pagg. su 56.
Scarica il documento per vederlo tutto.
Scarica
Architettura dei calcolatori - 1 semestre Pag. 46
Anteprima di 13 pagg. su 56.
Scarica il documento per vederlo tutto.
Scarica
Architettura dei calcolatori - 1 semestre Pag. 51
Anteprima di 13 pagg. su 56.
Scarica il documento per vederlo tutto.
Scarica
Architettura dei calcolatori - 1 semestre Pag. 56
1 su 56
D/illustrazione/soddisfatti o rimborsati
Disdici quando
vuoi
Acquista con carta
o PayPal
Scarica i documenti
tutte le volte che vuoi
Estratto del documento

Architettura dei Calcolatori

1o Semestre

Architettura degli elaboratori:

  • Linguaggi dei elaboratori;
  • Aritmetica dei elaboratori;
  • Prestazioni dei elaboratori;
  • Circuiti combinatori e sequenziali;
  • Memorie e gerarchie di memoria;
  • Il processore
    • Macchina di Von Neumann;
    • Virtualizzazione;
      • Interrupt;
      • Virtual Memory;
(106)10 = (010110.010)2(36, 18, 9, 4, 2)206 = 101

183

1 0 1 1 0 1 1

floating point

1.011011 • 2

di regola per lavoro perp scalare

exponente polarizzato

mantissa

da sx venire letta del a che ho in linea

Nº GRANDE:

1.111...11

Nº PICCOLO

0.0000...1

0.0000...01

11101(2) = 29

0001010111101010 +111101011

11111000 +11100101 =111000111

1111 00010 (flip) 5 -> questo è -29

00011101 = 29

n positivo binarion complimento a 1(-n = n + d) binario = (n + n - 1) binario

Quando ho un n binario negativo, devo flippare e aggiungere 1,e poi fare il processo inverso per riottenerlo.

SOTTRAZIONE:5 - 8 = 5 + (-8)

20 - (-44) = 64

00010100 ---> 0010110111101011 = 11101110 +111101111

va nella colonnina che nella sottrazione posso avere un overflow in base al segno degli operandi:- + + - nella somma; + - + -

Viceversa, si può realizzare anche con + OR e 3 AND

Output = (A + B + C) . (A + B + C) . (A + B + C) . (A + B + C)

Dato che, per le regole dell'algebra A + A = 1 e A . A = 0 allora posso riscrivere la prima formula: A . B . C + A . B . C + A . B C + A . B . C =

A . B(C + C) + A (B . B + C + C) ↓ fa 1

NAND                           NOR

  • 0 0 1               0 0 1
  • 0 1 1               0 1 0
  • 1 0 1               1 0 0
  • 1 1 0               1 1 0

Provare l'opposto, valutare gli 1 veri

e ne fosse uno

6-input 9 sarebbe un oblego

DECODER

n ingressi2n uscite

decoder - è vera solo l'uscita corrispondentealla rappresentazione binaria di ingresso

DENTRO AL DECODERquindi sono circuiti formati soloAND senza bisogno di OR

OPERATION

a

b

result

ALU a 1 bit

IMPLEMENTAZIONE "ALU VERA"

operazioni

a0

b0

result0

a1

b1

result1

a31

b31

result31

Per aggiungere a invertito

Per il complemento a due di b

b = b + 1

Per la sottrazione

a - b = a + b + 1

OPERAZIONI

a

b invertito

result

FLIP FLOP con J e K

  • 0 0 -> HOLD
  • 0 1 -> RESET
  • 1 0 -> SET
  • 1 1 -> TOGGLE

CARNET:

J K Qn Qn+1 0 0 1 HOLD 0 1 1 0 1 0 1 1 1 1 0 TOGGLE

rettangolo contenente (J e Q inteso vecto)

JK rimane a 0... questo ret... tranquillo, quindi lo tiene

Tipo D

EDGE TRIGGERED

  • È il valore di Q da unire al Q al valore di D

lamplever + downsample

quando 1C=1 rimane quello, quando c=0, avanza il passaggio valore di D

MEMORIE RAM/SRAM/DRAM

4M x 8 SRAM

K27

4K x 4K x

16 x 212

2212 = 4096

SRAM

DRAM

puntine 12 bit,

INTORDUZIONE ALL’ASSEMBLY:

C -> ASSEMBLER -> LINGUAGGIO MACCHINA

istruzioni MIPS

  • a + b = c; j

add c, a, b # somma di a e b in c.

Istruzioni set con 3 operandi (lavoro con i registri)

(per j, i)

$t0… (Registra—specilità)

Valore di a: $s

Valore di b: $5

valore di c: $s2

l’assembly comunica i registri,

QUINDI

La vera istruzione in assembly:

add, $s2, $s0, $s4

c = a + b: d:

per registro uno di rollback e due di lettura

assegno t0 a c

add f$i,0. $s$, $5+, +$;+L

add $5,

add $s2, h, fa,

Dettagli
Publisher
Giacomo_Pedemonte
A.A. 2019-2020
56 pagine
SSD Scienze matematiche e informatiche INF/01 Informatica
I contenuti di questa pagina costituiscono rielaborazioni personali del Publisher Giacomo_Pedemonte di informazioni apprese con la frequenza delle lezioni di Architettura dei calcolatori e studio autonomo di eventuali libri di riferimento in preparazione dell'esame finale o della tesi. Non devono intendersi come materiale ufficiale dell'università Università degli studi di Genova o del prof Verri Alessandro.