Riassunto esame Calcolatori Elettronici, Prof. Colombo Carlo, libro consigliato Architettura e organizzazione dei calcolatori elettronici, Giacomo Bucci

CALCOLATORI

CORSO INTEGRATO ALLAFACOLTÀ DI INGEGNERIADELL'UNIVERSITÀ DI FIRENZECORSO DI LAUREA TRIENNALEIN INGEGNERIA INFORMATICA

PRIMO SEMESTRE, ANNO SECONDODOCENTE: COLOMBO CARLO

• pag 1 - MODELLO DI VON NEUMANN
• SISTEMA A BUS CPU - MEMORIA
• BANCO DI MEMORIA RAM
• DECODER
• RAPPRESENTAZIONE SP
• RETI LOGICHE
• COMPARATORE E SOMMATORE RIPPLE CARRY, FULL ADDER
• MULTIPLEXER
• MAPPE DI KARNAUGH
• RAPPRESENTAZIONE PS
• pag 22 - ALU
• RAPPRESENTAZIONE IN COMPLEMENTO A 2
• ROM
• CONTATORE
• RETI SEQUENZIALI E COMBINATORIE
• MACCHINA DI MOORE
• MACCHINA DI MEALY
• CONTATORE AUTONOMO
• CONTATORE UP - DOWN
• REGISTRI DI STATO, DATI E DI SCORRIMENTO
• pag 40 - LATCH SR
• FLIP FLOP SR, D, JK, T
• SINTESI VINCOLATA
• MACCHINA PER LA MOLTIPLICAZIONE POSIZIONALE
• PROGETTO PARTE OPERATIVA E PARTE DI CONTROLLO
• pag 60 - MACCHINA DI TURING
• MACCHINA UNIVERSALE
• FILOSOFIE RISC E CISC
• CPU A SINGOLO BUS
• CODIFICA DELLE ISTRUZIONI
• LETTURA E SCRITTURA IN MEMORIA
• REPERTORIO ISTRUZIONI
• CONFRONTO FRA RISC E CISC
• MODI DI INDIRIZZAMENTO
• CPU 8086
• STACK E SUBROUTINE
• pag 90 - FETCH DELLE ISTRUZIONI
• LA MEMORIA
• GERARCHIA DELLA MEMORIA
• DRAM E SRAM
• CACHE
• PRINCIPIO DI LOCALITÀ
• VARIANTI CACHE
• INDICE MIPS
• LEGGE DI AMDAHL
• LE 5 FASI DELL'ESECUZIONE
• CPU MONOCICLO
• ARCHITETTURA DI HARVARD
• DIMENSIONAMENTO DEL CLOCK
• pag 120 - CPU MULTICICLO
• CONFRONTO FRA MONOCICLO E MULTICICLO
• PIPELINE
• ESERCIZI SVOLTI

esempio di memoria:

La dimensione di M è: S_bit = 2^mn = 2³²32 = 128G

Se si esprime S_bit come S(m, n), avendo funzione di m e n, si nota che la dipendenza da m è esponenziale, mentre quella da n è lineare. Ad esempio si ha la relazione:

S(m+1, n) = 2 S(m, n)

perché 2^m+1 n = 2 (2^m n)

e la relazione:

S(m, n+1) = S(m, n) + 2^m

perché 2^m(n+1) = 2^mn + 2^m

Ne si conclude che, se nella memoria è richiesto un bit in più di indirizzo dobbiamo raddoppiare la capacità di M!

Consideriamo 2 memorie S₁ e S₂:

S₁ ha più celle (perché è più alta) e S₂ ha parole più lunghe. Avendo S₁ e S₂ la stessa area, quindi la stessa dimensione misurata in bit, concludiamo che vale:

2^m₁ n₁ = 2^m₂ n₂

esempio di uso del decoder 2^m+2 x n

In questo caso ho bisogno di 2 bit per selezionare il chip corretto. Non mi servono bit per la colonna dato che ce n’è solo una.

e nel caso di un banco di dimensione 2^m+1 x 2n ?

mi basta un decoder binario per selezionare la riga:

questo bit distingue la colonna

Multiplexer

componente che realizza una qualsiasi funzione combinatoria; è controllato da input.

Tabella del multiplexer:

• c 0 1 1 0
• d inputs da selezionare

1. (x, y)
2. f(x, y)

modello del multiplexer

Sommatori:

Sommatori

A¹_n B¹_n S (± somma) C (=riporto)

es. 11 01 1 + 01 01 0

overflow: non bastano 4 bit per rappresentare 19 (19 > 2⁴-1)

Full adder: somma solo 1 bit; i FA combinati costituiscono il Sommatore (Σ) visto sopra. Sommatore ripple carry.

Questa implementazione ha il difetto che i livelli logici devono aspettare la propagazione del segnale del riporto (c_i). Se questo tempo è τ il sommatore a n = 4 bit ha un ritardo di 4τ!

Con queste modifiche Si diventa:

c₂=a_iβ_ir_i−1+α_iβ_ir_i−1+a_iβ_ir_i−1+a_iβ_ir_i−1=1

e c₃=α_iβ_i+α_ir_i−1+β_ir_i−1

da notare che α_iβ_i non alterano equazione, si comportano come a_i e b_i

Rappresentazione della ALU di un processore. Il bit c₁,

al termine della somma vale 1 se c’è stato

overflow. I bit n, v, verrano in caso di operazioni

in complemento a 2.

L’ALU vista finora può essere schematizzata nella maniera

seguente. Da notare che, oltre a c₀ e c₁, che gestiscono gli

ingressi dei bit α_i e β_i, abbiamo aggiunto altri 2 controlli c₂

e c₃:

Tab. 1

Tabella di verità operazioni ALU, le op sono mutuamente esclusive. Per selezionare l'operazione ho bisogno di ... in un circuito che converte un codice in binario in un codice "a chiusi": in questo modo non ho bisogno che (r ... . ... alla ALU 8 bit (ciascuno corrispondente a un codice operazione), ma posso gestire il codice codificandolo su solo 5 bit.

Posso fare di meglio, il numero minimo di bit che posso impiegare per la codifica è 3

Tab. 2

Ne risulta una ALU fatta così:

Usando tab.1 e tab.2 si posso ricavare le espressioni per i 5 ingressi in forma SP:

• C₃ = u₂u₁u₀
• C₂ = u₂u₀ + u₂ + u₁
• C₁ = u₂
• C₀ = u₂u₁u₀ + u₂u₁ + u₂u₀ + u₂u₁u₀ = u₂u₀ + u₂ u₁u₀
• r₁ = u₀