Appunti completi di Architettura degli elaboratori I – Integrazione Libro + Lezioni (A.A. 2024/25)

Aggiornato il 10/02/2026

di NicoMais

Publisher

Vota

Contenuto verificato e approvato dal Team di Esperti di Skuola.net

Questi appunti offrono una trattazione completa e fluida di tutto il programma di Architettura degli elaboratori I. Ogni argomento è spiegato con un linguaggio chiaro ma rigoroso, …

Esame Architettura degli elaboratori

Facoltà Scienze matematiche fisiche e naturali

Dal corso del Prof. Basilico Nicola

Università Università degli Studi di Milano

A.A. 2025-2026

112 pagine

Appunti esame

Scarica

Estratto del documento

Elaboratore

::= macchina che:

rappresenta, manipola e memorizza
inge in Input e produce Output

o Elaborazione Astratta = NON dipende da Macchina

=> macchina Astratta = Modello Matematico in grado di elaborare un Algoritmo

→ Macchina di Turing

Storia Elaboratori

(Slide)

1623-1955: Elab. meccanica ed Elettromeccanica

→ per Calcolatori Elettronici

I^gen (...-55): con valvole, diodi e triodi (+1000% Prest)

→ + ENIAC

II^gen (...-63): elettronica stato solido e memo ferromagnetiche

→ Primo Super Calcolatore
→ Primo Linguaggio ad Alto livello

Elaboratore

:: = macchina che:

rappresenta, manipola e memorizza
ingresso in Input e produce Output

Elaborazione Astratta = NON dipende da Macchina
=> macchina Astratta = Modello Matematico in grado di elaborare un Algoritmo
↳ Macchina di Turing

Storia Elaboratori

(Slide)

1623-1955: Elab. meccanica ed Elettromeccanica
→ per Calcolatori Elettronici

Iª gen. (...-55): con valvole, diodi e triodi (+1000% Prest.)

→ + ENIAC

IIª gen. (...-63): elettronica stato solido e memorie ferromagnetiche

→ Primo Super Calcolatore
→ Primo Linguaggio ad Alto livello

III^a gen (-71):

Circuti integrati
IBM 360

IV^a gen (-77):

Miniaturizzazone in larga scala
Microprocessori
memo a semiconduttori

V^a gen (-03):

Personal Computer (PC)

Moore's Law

Descrive Andamento elaboratori in Storia
Aumento Velocita'
Minimizzazione
Diminuz. Costi
Efficienza Energetica
Differenziazione

⇒ Aumento Esponenziale

Problema: Non fattibile per limiti fisici

⇒ da exp a Curva logistica

Processore

=> Esegue Istruzioni => micro Task

≠ Processori => ≠ Architett.= ≠ Compilaz. del Codice

Lavora proprio il Linguaggio Macchina prodotto da Processore

Architettura Processore

Lo Descrive la Machina

usiamo Astrazione => scarta info Irrilevanti

=> per Governare Sistemi Complessi

Lo Livelli di Astr. ≠ in base del Obiettivo

3 Livelli di Astrazione

Instruction Set => Lista di Operazioni. Sviluppabili da elab.
Hardware Organization => Interazioni tra Componenti fisica
Hardware Design => Strutture componenti fisica

Astrazione a - Decrescere

Hardware Design e Organization

macchina Composta da più Elementi messi in Relazione e Comunicare secondo un modello Macchina di Von Neumann

CPU = Reparto esecuzione istruzioni

Registri = Memoria interna a CPU

Piccola e Velocissima

ALU = Svolge operazioni Aritmetico Logiche
CU = Coordina flusso Dati

o Memoria

- Programma => contiene Codice da Eseguire
- Dati => Operandi e Risultati

o Bus => Collega CPU a Mem

!o ha un LIMITE => Bottleneck

Avendo: CPU sempre + Veloci
Mem non Sta al passo
Tempo Lunghi in cui la CPU "Aspetta" la Memoria
porta ad Architettura di Memoria

o Hardware Organization

Lo Ciclo di Esecuzione

?o come Componenti si Coordinano x Svolgere Operazioni

5 Fasi Logiche

Fetch (Prelievo)

prelevata Istruzione da Memo (Programma) e salvata in Registro (in CPU)
Decode

CU interpreta istruzione: RICONSCE e PREDISPONE deve e ad Instruction Set recupero Dati x Istruzione Coda Memo Dati
Execute

ALU esegue operazioni, 2 tipi:
1. Calcoli Aritm Logici
2. Trasferimento dati - Cella Indirizzo
Memory

Effettua accesso a Memoria Lo Salva Dati in Memoria

5) Write Back

=> Scrive Output in Registri (CPU)

0

4) e 5) Possono essere Sorrelete (1 sole x Ist.)

xke' Può non essere Richiesto

Se chiedo Dato in Output e non Serve più=> 3) Sì 5) No

Se non Voglio Output ma Serve x Calcolo succ.=> 2) No 5) Sì

! Sorvola 7 Non faLo C. passa ma non succede nulla

! notiamo che ogni Passeggio ha un "posto" fisico

Instruction Set

Lo Confine Astrezicne tra HW e SW

=> Punto di Contallo = Instruction Set Archi = ISA

= Lista di Operazioni Svolgibili da ebb (in linguaggio Macchina)

2° "Famiglie" di ISA

2) RISC => Istruzioni ELEMENTARI

Vantaggi

Più Semplice
Alte prest. in Task Semplici
Basso Consumo

Svantaggi

Complessità x Task Difficili
Molti Accessi a Memoria

es. dispositivi Embedded

3) CISC => Istr COMPILESSE

Vantaggi

Compatto
meno accessi a Memoria
ricco di Istruzioni

Svantaggi

Complesso
Affetto da Obsolescenza

es. PC, Server...

Architetture RISC e CISC

RISC
- Power PC
- ARM
- RISC V
- MISP
CISC
- AMD 64
- INTEL X86

MISP

nasce Anni 80
x Sistemi Embeddeed

Segnale di Tensione

= rappresenta l'inf in un Elaboratore

Curva definita per Volt in T

Come fa? → 2 Modi

Segnale Analogico
- Segnale Fisico in Analogia con Segnale di Tensione.
- Sono in det rapportoes. 1 Volt (t) e° Celsius Se ho 40°C => 20 Voltquindi uso 20 Volt x Rappresentare 40°C
Elaborazione Digitale
- Fisso dei Valori Soglia che scandiscono cia che rappresentano
- con n Intervalli => rappresento n elementi
- Segnale in Analogia con Intervalli.

! No Limitazioni sul Tipo del Segnale

Fisici

Astratti

Volt

es.

Se Voltaggio > S₂ => Val 1

< S₁ => Val 0

Elaborazione Di

Anteprima

Vedrai una selezione di 24 pagine su 112