architettura degli elaboratori

Architettura degli elaboratori

Di Alessandro Montecchio. Anno accademico 2019/2020. Università degli studi di Verona - Dipartimento di informatica. Schemi del libro “progettazione digitale” di Franco Fummi.

Indice

• 1) Introduzione: Sistema digitale..........................................................................................3
• 2) Codifica dell’informazione: Analogico/digitale................................................................................................4
• Discretizzazione/modifica....................................................................................5
• Approssimazione.................................................................................................6
• Codifiche ASCII...................................................................................................7
• Codifica dei numeri.............................................................................................8
• Modulo/complemento a 2...................................................................................9
• Complemento a 2...............................................................................................10
• Sequenze lunghe................................................................................................11
• Codifica in virgola fissa......................................................................................12
• Codifica in virgola mobile...................................................................................13
• Normalizzazione in virgola mobile......................................................................14
• Esponente e Bias..............................................................................................15
• 3) Algebra di commutazione: Algebra di Boole................................................................................................16
• Operatori logici..................................................................................................17
• Operatori logici pt.2...........................................................................................18
• Transistor...........................................................................................................19
• Porta logica NAND............................................................................................20
• Porta logica AND...............................................................................................21
• Ottimizzazione...................................................................................................22
• Regola di assorbimento....................................................................................23
• Cubo di Hamming.............................................................................................24
• Mappa di Karnaugh..........................................................................................25
• 4) Ottimizzazione delle reti combinatorie: Fase 1 completamente specificata..................................................................26
• Fase 1 completamente specificata..................................................................27
• Fase 2 completamente specificata..................................................................28
• Fase 2 completamente specificata..................................................................29
• Funzione non completamente specificata.......................................................30
• Fase 1 non completamente specificata...........................................................31
• Fase 2 non completamente specificata...........................................................32
• Dispositivi dedicati/programmabili...................................................................33
• SoC/PLA...........................................................................................................34
• FPGA................................................................................................................35
• Relazione ritardo-area......................................................................................36
• Ottimizzazione/ristrutturazione.........................................................................37
• DAG..................................................................................................................38
• Trasformazioni algebriche........................................................................39
• Trasformazioni algebriche pt2..................................................................40
• Mapping tecnologico................................................................................41
• Albero.......................................................................................................42
• Mapping NAND........................................................................................43
• Esempio Mapping....................................................................................44
• Esempio pt2.............................................................................................45
• 5) Dalle reti combinatorie ai circuiti sequenziali: Circuiti sequenziali...................................................................................46
• Bistabili.....................................................................................................47
• Bistabili asincroni.....................................................................................48
• Bistabili sincroni.......................................................................................49
• Bistabili sincroni pt2.................................................................................50
• Contatore modulo 1024...........................................................................51
• 6) Ottimizzazione delle macchine sequenziali sincrone: FSM.........................................................................................................52
• Mealy/Moore...........................................................................................53
• Esempio Mealy/Moore............................................................................54
• Macchina di Mealy pt1............................................................................55
• Macchina di Melay pt2............................................................................56
• Macchina di Mealy pt3............................................................................57
• Macchina di Moore pt1...........................................................................58
• Macchina di Moore pt2...........................................................................59
• Minimizzazione degli Stati.......................................................................60
• Algoritmo di Paul-Unger..........................................................................61
• Tabella di indistinguibilità........................................................................62
• Compatibilità...........................................................................................63
• FSM con compatibilità............................................................................64
• Algoritmo Greedy....................................................................................65
• 8) Progetto controllore data-path: Librerie Data path...................................................................................66
• Unità funzionale/logica...........................................................................67
• Unità di comparazione...........................................................................68
• Esempio progettazione data path..........................................................69
• Esempio pt2...........................................................................................70
• Progetti di moltiplicatore........................................................................71
• Esempio semaforo con priorità..............................................................72
• Esempio pt2...........................................................................................73
• FSMD da algoritmo................................................................................74
• Identificazione blocchi...........................................................................75
• Costruzione EFSM.................................................................................76
• Costruzione data path...........................................................................77
• Conversione da EFSM a FSM...............................................................78
• Operazioni con data path......................................................................79

Introduzione

Introduzione 1 capitolo - -- È Eff )km esponenziale(a.b.tifasse algoritmo 1.)! polinomialimbiy neri sono↳ :O%: »÷s: general sistema embedded Purpose 49 È software Hardware fisso non ma configurabile riconfigurabile software entrata Ha informazioni di bisogno -§§I in edà informazioni uscita → in 3.

Codifica dell’informazione

Codifica dehlNFOR-MAZONE eapitoior.istra digitale analogico inerenza e È continuità edbagigi grandezza che una varia con rappresentata da qualsiasi Funzione è una (flt ) )t variabile nel tempo la è quale, .Rdato )fct che può che definire è si su, infinità infinito costituita da di allora un'è, / infinità dati di elaborare un' numeri ma per, dati infinità di servirebbero un' risorse, .¥ È problema i. al si digitale passa ← Campionamento 1) /2) discreti azione 2- 3) codifica.

Campionamento, discretizzazione e codifica

1) campionamento Htt f- (E) è numerore.atun= valori infinito di numero ""* ⇐↔i 103f 1kHz ¥Ha→ °a== =, e↳ intervalli tempo di 48kHz sto campionando> perché sovra→ )inutili maggiori informazioni (sono( minore informazioni se mancano→ •.

2) discretizzazions.li approssimato campione al dato viene numero vicino più razionale. finito n° razionali di ottenere insieme si arriva ad un[ DAI approssimamento s÷e originale- funzione È =- funzione approssimata=-A m ⓘda Esempio cd →& _ ¥-7e File più compresso di perde qualità.

3) Codifica l' ad si informazione si prende assegna essa e un codice binario codice numerico sistemazione #informa COA decodifica informazione digitale -- i.t - bit. Bit h M entrata uscita d' di "" stiamo digitalbe NEGROPONTE Nicholas ing: → digitalizzando informazione qualsiasi. Decodifica bit informazioni dopo tornano la i a essere, 5 Emp quanti composto 7 miniminani deve dai bit→ essere il da codice modo in dare ogni a nano un diverso codice?

Numero di bit

Foga 7) =3 Si hanno informazioni in "2 bit 7 dei deve n numero •m sempre essere -= intero numero un. ↳ 10927 n m ↳ si logzm virgola il allora è la numero se un con, al valore s-cession.fi approssima l'f)) indica approssimazione ogzm =→ base binaria.

Grandezza in " (kilo K) 1024=2 4 "= bits bits are 2% M ( )mega= Rivoluzione digitait 2% (G )giga= dalle eliminare valore cose 2% ( )tera= ( streaming download )2%, (P peta )= 6 studiare: Trovare più vantaggiose codifica di in regole le: velocità della codifica - codificati di rielaborare semplicità dati i- Loro standardizzati convenienza si è per 1.15.

Codice ASCII

Codice A. C. .( standard American Code for) Information Interchange ( )byte ogni codice 8 bit Dove è sia un -- ta 256 codici sono Ù← tipici 128 O -255-127 lingua generali ogni à io sono per -- 7.

Codifica dei numeri

Fica dei numeri n assoluti inferili Li relativi interi Li razionali ↳ rapina si usano non *'2 potenza 1 la si 2h prende più → sempre = - voluto del piccola numero. Pie base Come convertire 257 in io trova vicina potenza al ① si della più 2 numero 26 troppo 64 57 grande 64 >→ →=25 32 bene • va-= ② potenze le più piccole si sommano.

25 32 32/ -1= 16 -1[ 1g ÷:=: :' 22 = è 1=( E) )( 1.2023' () ' (( ) ) )11 ( 221+ 0.22 -1-1 ++ o. e. . 1 11 1 O 0 Quindi 111001 stia = e 8.

Codifica in modulo

Codifica in modul@ s7j0111 Oo10 -5 foo.i.HN 001 I il bit segno per metodo Questo troppo lo complessa nessuno usano non, complemento a due in a--- )16Bit (4 2h metà codici positivi n • →-= Lia metà negativi 0111 +7 110O +6 0101 -15 -14 0100 0011 +3 O 010 -12 +10001 dello codice ¢0000 * zero -1111 -1 I.1110 2- trovo ? -1 il 1101 3 come - 1 -111 il 00 4 i sommo con --0111 5- 111 dio t 1 111 -11 6010 •- -- 7001 +110 11 0 OO =•- = -1000 8 --- O O 0 O 0 -3A 9.

Complemento a due

Complemento due a- è è ii èà 1281-321-16 -14+2+1=183 modulo •1-101^01^12 o,( ) modulo -116+4+2+132 55 10→ segno - =-↳ complemento due 1001000oa - negativo numero con opposte al cifre numero di partenza.

Rappresentazione complemento del due a-- -%110101 + •- I001010 →( = .- 1111111 → -'• completare non posso il due numero zeri con diventa positivo perché, diventa quindi 10e. negativo Così quindi corretto è, g. 110101 +1110 10 =÷1. sina.es!f.i. ! a!! si 10000 -1 somma a 000001=010001 10.

Sequenze lunghe

Équipe 4 di 01011101 Raggruppa gruppi a→-- Fino 16 base 5 C ai. 9 da 0 a ( ) da A 10 F 16 base a a Enpi: A FB 24 bit 01 C →1.← iii.↳↳ ↳.12 1010 O Base 1 i. È ↳% t↳è 202322 di è eresia 101000000001110011111011 Base 2 11.

Codifica in virgola fissa

Piicatoredidaddavirgo Molti )( sistemi embedded la fissa (Razionali ( sistemi ) virgola mobile generai posepur COdiflca in virgola flssg bit-i.in/2 parte intera bit -n had parte razionale bit tanta- Enpi 8 intera bit 4 bit parte ne i.-↳ 4 bit parte razionale 0101 1101.4 à Et1 i- -15+13=+9%0s %+5+12 f- =++ ?

Codificare Come parte frazionaria la 0,87510 Esempio? →: 2Elf §1 f-{875×2=1,750 + +, a-a 1 150 2X =, 12.

La codifica in virgola mobile

LA codifica in virgola mobile LA virgola in variabile è posizione ( notazione logaritmica rappresentato Il è in forma numero ) scientifica coppia numeri di da una: esponente→ µN ± @.= base↳ b.mantissa -601,23 10 Esempio 1-: a.

Problemi della rappresentazione

Problemi ① rappresentazione non è biunivoca ad la corrispondono mantissa più coppie espone un numero -N Es 2816 → .: = b. E4 . Infiniti shift spostandosi fare ovvero possono un, moltiplica destra di posizioni K il si verso numero numero, ( )12k"2-moltiplica mentre sinistra si 2k per per verso, .si divide cambia due ovvero il la valore per non se - - mantiss-aesggi-nguniunit-aasponen-te.li ambiguità svantaggio è perché uno i' la è dell uguali complessa verifica anza • . Ridondanza ha di rappresentazione sia. 13.

Normalizzazione

Normalizzazione soluzione: • - rappresentazione definisce.