Paniere con risposte chiuse - Calcolatori elettronici e sistemi operativi (2023/2024)

INGEGNERIA INFORMATICA E DELL'AUTOMAZIONE (D.M. 270/04)

Docente: Ducange Pietro

Lezione 011

01. Esiste differenza fra mintermini, implicanti e implicanti principali?

Si, le differenze sono sostanziali

Si, ma le differenze sono impercettibili

No, non ci sono differenze

Si, ma non significative

02. Cosa significa sintesi in forma SP in forma canonica?

L'uscita della rete combinatoria è ottenuta come somma di prodotti e ogni prodotto contiene tutti gli ingressi

L'uscita della rete combinatoria è ottenuta come somma di prodotti e ogni somma contiene tutti gli ingressi diretti o negati

L'uscita della rete combinatoria è ottenuta come somma di prodotti e ogni somma contiene tutti gli ingressi

L'uscita della rete combinatoria è ottenuta come somma di prodotti e ogni prodotto contiene tutti gli ingressi diretti o negati

03. A cosa servono le mappe di Karnaugh?

Servono per rappresentare le leggi combinatorie e per la sintesi di reti combinatorie

Servono per rappresentare le leggi combinatorie e solo per la sintesi di reti combinatorie solo a porte AND

Non sono presenti nel programma del corso

Servono per rappresentare le leggi combinatorie e solo per la sintesi di reti combinatorie solo a porte OR

04. Cosa sono i sottocubi nelle mappe di Karnaugh?

Downloaded by Carlo Marziani (carlomarziani62@gmail.com)

© 2016 Università Telematica eCampus - Data Stampa 22/12/2016 11:22:16 - 11/120

lOMoARcPSD|14508144

Set Domande: CALCOLATORI ELETTRONICI E SISTEMI OPERATIVI

INGEGNERIA INFORMATICA E DELL'AUTOMAZIONE (D.M. 270/04)

Docente: Ducange Pietro

Lezione 012

01. Nella sintesi a porte NAND di una rete combinatoria:

Si suppone di avere una rete logica combinatoria già sintetizzata come Somma di Prodotti

Si suppone di avere una rete logica combinatoria già sintetizzata come Prodotto di Somme

Non si suppone nulla

Ci vuole già una base di sintesi a porte NAND

02. Perché le porte NAND e NOR sono dette universali?

Perché ogni porta logica può essere fatta usando esclusivamente porte NOR

Perché ogni porta logica può essere fatta usando esclusivamente porte NAND (o usando esclusivamente porte NOR).

Nessuna delle altre opzioni

Perché ogni porta logica può essere fatta usando esclusivamente porte NAND

03. E' possible realizzare una porta NOT con le porte universali?

Si, solo con le porte NAND

No

Si, solo con le porte NOR

Nessuna delle altre opzioni

04. Nella sintesi a porte NOR di una rete combinatoria:

Si suppone di avere una rete logica combinatoria già sintetizzata come Prodotto di Somme

Ci vuole già una base di sintesi a porte NOR

Si suppone di avere una rete logica combinatoria già sintetizzata come Somma di Prodotti

Non si suppone nulla

05. Perché le porte NAND e NOR sono dette universali?

06. Esempio di sintesi a porte NAND (NOR) da sintesi SP (PS)

07. Differenza fra sintesi SP e PS Downloaded by Carlo Marziani (carlomarziani62@gmail.com)

© 2016 Università Telematica eCampus - Data Stampa 22/12/2016 11:22:16 - 12/120

lOMoARcPSD|14508144

Set Domande: CALCOLATORI ELETTRONICI E SISTEMI OPERATIVI

INGEGNERIA INFORMATICA E DELL'AUTOMAZIONE (D.M. 270/04)

Docente: Ducange Pietro

Lezione 013

01. Una rete sequenziale asincrona viene pilotata in maniera fondamentale se:

Nessuna delle altre opzioni (Mantenuto ingresso alto per tutto il tempo che occorre alla rete per diventare stabile)

Se gli stati di ingresso successivi sono adiacenti

Se lo stato interno viene aggiornato dopo 20 ms

Il nuovo stato di ingresso viene fornito dopo 20 ms

02. Quali sono le differenza fra le reti sequenziali asincrone e le reti combinatorie?

Nessuna delle altre opzioni

Nessuna, in entrambi lo stato di uscita dipende dallo stato di ingresso

Nessuna, entrambe hanno degli elementi di memoria per marcare lo stato interno

Nelle reti sequenziali asincrone estitono elementi di memoria per marcare gli stati interni, nelle reti combinatorie no

03. Cosa è una rete sequenziale asincrona?

E' una rete sempre in evoluzione il cui stato di uscita dipende dallo stato di ingresso

E' una rete sempre in evoluzione il cui stato interno dipende dall'uscita precedente

E' una rete sempre in evoluzione il cui stato di uscita dipende dallo stao interno marcato e dallo stato di ingresso

E' una rete sempre in evoluzione il cui stato di ingresso dipende dallo stato interno

04. Quale è la corretta descrizione a parole del Flip-Flop SR?

Il FF-SR si comporta nel seguente modo:

- se la variabile s è alta (vale 1) e la variabile r è alta (vale 1), l'uscita viene posta al livello alto (set),

- se la variabile s è bassa e la variabile r è alta, l'uscita viene posta al livello basso (reset);

- se entrambi gli ingressi sono bassi, l'uscita mantiene il valore precedente Il comportamento della rete non è definito se entrambi gli ingressi sono alti

Il FF-SR si comporta nel seguente modo:

- se la variabile s è bassa (vale 0) e la variabile r è bassa (vale 0), l'uscita viene posta al livello alto (set),

- se la variabile s è bassa e la variabile r è alta, l'uscita viene posta al livello basso (reset);

- se entrambi gli ingressi sono bassi, l'uscita mantiene il valore precedente Il comportamento della rete non è definito se entrambi gli ingressi sono alti

Il FF-SR si comporta nel seguente modo:

- se la variabile s è alta (vale \) e la variabile r è bassa (vale 0), l'uscita viene posta al livello basso (reset),

- se la variabile s è bassa e la variabile r è alta, l'uscita viene posta al livello alto (set);

- se entrambi gli ingressi sono bassi, l'uscita mantiene il valore precedente Il comportamento della rete non è definito se entrambi gli ingressi sono alti

Il FF-SR si comporta nel seguente modo:

- se la variabile s è alta (vale 1) e la variabile r è bassa (vale 0), l'uscita viene posta al livello alto (set),

- se la variabile s è bassa e la variabile r è alta, l'uscita viene posta al livello basso (reset);

- se entrambi gli ingressi sono bassi, l'uscita mantiene il valore precedente Il comportamento della rete non è definito se entrambi gli ingressi sono alti

05. Descrivere un riconoscitore di sequenza con il suo diagramma (oppure tabella) di flusso.

06. Cosa si intende per stabilità di una rete sequenziale asincrona?

07. Disegnare il diagramma di temporizzazione del flip-flop SR.

Downloaded by Carlo Marziani (carlomarziani62@gmail.com)

© 2016 Università Telematica eCampus - Data Stampa 22/12/2016 11:22:16 - 13/120

lOMoARcPSD|14508144

Set Domande: CALCOLATORI ELETTRONICI E SISTEMI OPERATIVI

INGEGNERIA INFORMATICA E DELL'AUTOMAZIONE (D.M. 270/04)

Docente: Ducange Pietro

Lezione 014

01. Quando si deve utilizzare una stato ponte nella sintesi di reti sequenziali asincrone?

Quando esistono delle transizioni fra stati interni identificati le cui codifiche non sono adiacenti

Quando non bastano i bit per le codifiche degli stati interni

Quando ci sono pochi stati interni

Nessuna delle altre opzioni

02. Quando una tabella di flusso si dice normale?

Quando partendo da ogni stato interno stabile, al variare dell'ingresso, o si rimante in tale stato, oppure si va a finire in un nuovo stato

Quando partendo da ogni stato interno al variare dell'ingresso, o si rimante in tale stato, oppure si va a finire in un nuovo stato stabile

Nessuna delle altre opzioni

Quando partendo da ogni stato interno stabile, al variare dell'ingresso, o si rimante in tale stato, oppure si va a finire in un nuovo stato stabile

03. Quando una rete sequenziale asincrona è priva di alee essenziali?

Nessuna delle altre opzioni

Si analizza la tabella di flusso che deve essere normale. Se partendo da uno stato stabile e variando di un bit lo stato di ingresso, si finisce in uno stato stabile X, e tale

stato stabile X è lo stesso nel quale si finisce variando altre due volte lo stesso bit di ingresso

Si analizza la tabella di flusso che deve essere normale. Se partendo da uno stato stabile e variando di un bit lo stato di ingresso, si finisce in uno stato stabile X, e tale

stato stabile X è diverso da quello in cui si finisce variando altre due volte lo stesso bit di ingresso

Si analizza la tabella di flusso che deve essere normale. Se partendo da uno stato stabile e variando di un bit lo stato di ingresso, si finisce in uno stato stabile X, e tale

stato stabile X è lo stesso nel quale si finisce variando un'altra volta lo stesso bit di ingresso

04. Il modello strutturale per la sintesi di reti sequenziali asincrone prevede:

La presenza di: i) una rete combinatoria A per la generazione dello stato interno successivo, ii) un meccanismo di retroazione per riportare lo stato interno attuale in

ingresso alla rete A, iii) una seconda rete combinatoria B per generale lo stato di uscita in base allo stato interno attuale

La presenza di: i) una rete combinatoria A per la generazione dello stato interno successivo, ii) un elemento di ritardo, iii) una seconda rete combinatoria B per generale

lo stato di uscita in base allo stato interno attuale

La presenza di: i) una rete combinatoria A per la generazione dello stato interno successivo, ii) un elemento di ritardo, iii) un meccanismo di retroazione per riportare lo

stato interno attuale in ingresso alla rete A, iv) una seconda rete combinatoria B per generale lo stato di uscita in base allo stato interno attuale

La presenza di: i) una rete combinatoria A per la generazione dello stato interno successivo, ii) una seconda rete combinatoria B per generale lo stato di uscita in base allo

stato interno attuale

05. Riportare la sintesi completa di un riconoscitore di sequenza 01, 11, 10

06. Descrivere il modello strutturale con ritardo per la sintesi delle reti sequenziali asincrone (Schema grafico e discussione di ciascun componente)

Downloaded by Carlo Marziani (carlomarziani62@gmail.com)

© 2016 Università Telematica eCampus - Data Stampa 22/12/2016 11:22:17 - 14/120

lOMoARcPSD|14508144

Set Domande: CALCOLATORI ELETTRONICI E SISTEMI OPERATIVI

INGEGNERIA INFORMATICA E DELL'AUTOMAZIONE (D.M. 270/04)

Docente: Ducange Pietro

Lezione 015

01. Si possono eliminare i ritardi di marcatura per gli stati interni nella sintesi a porte NAND di un flip-flop SR commerciale?

Si, perché basta il ritardo introdotto dalle porte NAND

Si, perché basta il ritardo introdotto dalle porte NOT

No, è necessario inserire un livello di logica di ritardo

Nessuna delle altre opzioni

02. Quanti stati interni si utilizzano nella sintesi di un flip-flop SR commerciale?

3

2

4

1

03. Quale è la corretta descrizione a parole del Flip-Flop D-Latch?

- Il flip flop D-latch è dotato di due ingressi (p e d) ed una uscita q.

- Memorizza il valore dello stato di ingresso d (quindi, memorizza un bit) sul fronte i