Elettronica Digitale - esercizi

y A B C D E F

ed individuare, sul grafo ad archi, un eventuale percorso di Eulero.

Descrivere il funzionamento e le principali applicazioni dei flip-

Quesito n.3:

flop di tipo D e T.

Disegnare il circuito di una cella di memoria a 4 transistori e

Quesito n.4:

commentarne sinteticamente il funzionamento

La verbalizzazione dei voti e l’eventuale prova orale si terranno Venerdì 26 Maggio alle

ore 9.00 nello studio del docente

COMPITO DI ELETTRONICA DIGITALE DEL 21/6/2006

ALLIEVI INFORMATICI J-Z

• Risolvere 3 (tre) quesiti tra i quattro proposti. La risposta a due soli quesiti non è

sufficiente al superamento della prova e non rende possibile l’accesso alla prova

orale.

• Indicare sul foglio di svolgimento il proprio numero di matricola, cognome, nome e

quali esercizi si intende svolgere

• Tempo a disposizione: 90 minuti QUESITI

Valutare analiticamente la potenza dissipata statica di una porta

Quesito n.1:

NAND a due ingressi realizzata in tecnologia NMOS con carico a

svuotamento. Descrivere la struttura ed il funzionamento di un circuito logico

Quesito n.2:

programmabile PLA.

Scrivere la tabella di verità di un flip-flop JK.

Quesito n.3: Descrivere l’utilità della precarica delle bit-line nel processo di

Quesito n.4:

lettura del dato in una cella SRAM.

La verbalizzazione dei voti e l’eventuale prova orale si terranno Giovedì 22 Giugno alle ore

9.00 nello studio del docente

COMPITO DI ELETTRONICA DIGITALE DEL 19/7/2006

ALLIEVI INFORMATICI J-Z

• Risolvere 3 (tre) quesiti tra i quattro proposti. La risposta a due soli quesiti non è

sufficiente al superamento della prova e non rende possibile l’accesso alla prova

orale.

• Indicare sul foglio di svolgimento il proprio numero di matricola, cognome, nome e

quali esercizi si intende svolgere

• Tempo a disposizione: 90 minuti QUESITI

Valutare analiticamente il tempo di propagazione di

Quesito n.1:

un’invertitore CMOS progettato per una minima occupazione di area

Tracciare il grafico della caratteristica di trasferimento e

Quesito n.2:

commentare il funzionamento di un invertitore CMOS con isteresi.

Disegnare il circuito che realizza un invertitore CMOS tri-state.

Quesito n.3: Elencare, commentandole in maniera sintetica, le principali

Quesito n.4:

caratteristiche delle diverse famiglie logiche programmabili PLD, PLA e

FPGA.

La verbalizzazione dei voti e l’eventuale prova orale si terranno Venerdì 21 Luglio alle ore

9.00 nello studio del docente

COMPITO DI ELETTRONICA DIGITALE DEL 19/9/2006

ALLIEVI INFORMATICI J-Z

• Risolvere 3 (tre) quesiti tra i quattro proposti. La risposta a due soli quesiti non è

sufficiente al superamento della prova e non rende possibile l’accesso alla prova

orale.

• Indicare sul foglio di svolgimento il proprio numero di matricola, cognome, nome e

quali esercizi si intende svolgere

• Tempo a disposizione: 90 minuti QUESITI

Disegnare il circuito e determinare analiticamente il valore di

Quesito n.1:

di una porta NOR a tre ingressi realizzata in tecnologia pseudo-NMOS.

V

OL Se si raddoppia la frequenza di funzionamento di un invertitore

Quesito n.2:

CMOS elementare, come varia la potenza dinamica da esso dissipata?

Commentare il funzionamento e riportare la tabella di verita di

Quesito n.3:

un flip-flop T. Disegnare il circuito di una cella SRAM a 4 transistori

Quesito n.4:

elencandone le caratteristiche prinicpali.

La verbalizzazione dei voti e l’eventuale prova orale si terranno Venerdì 21 Luglio alle ore

9.00 nello studio del docente

COMPITO DI ELETTRONICA DIGITALE DEL 19/10/2006

ALLIEVI INFORMATICI J-Z

• Risolvere 3 (tre) quesiti tra i quattro proposti. La risposta a due soli quesiti non è

sufficiente al superamento della prova e non rende possibile l’accesso alla prova

orale.

• Indicare sul foglio di svolgimento il proprio numero di matricola, cognome, nome e

quali esercizi si intende svolgere

• Tempo a disposizione: 90 minuti QUESITI

Se si confrontano una porta NOR a 2 ingressi ed una a 3

Quesito n.1:

ingressi in tecnologia NMOS, quale delle due dissipa una potenza maggiore?

Determinare analiticamente il valore della soglia logica di un

Quesito n.2:

invertitore CMOS dimensionato ad area minima

Commentare il funzionamento e riportare la tabella di verita di

Quesito n.3:

un flip-flop D Elencare caratteristiche e differenza tra i vari circuiti logici

Quesito n.4:

programmabili (PAL, PLA, CPLD, FPGA)

COMPITO DI ELETTRONICA DIGITALE DEL 16/11/2006

ALLIEVI INFORMATICI J-Z

• Risolvere 3 (tre) quesiti tra i quattro proposti. La risposta a due soli quesiti non è

sufficiente al superamento della prova e non rende possibile l’accesso alla prova

orale.

• Indicare sul foglio di svolgimento il proprio numero di matricola, cognome, nome e

quali esercizi si intende svolgere

• Tempo a disposizione: 90 minuti QUESITI

Valutare, nel confronto di una porta NAND e una porta NOR in

Quesito n.1:

tecnologia pseudo-NMOS, quale porta logica occupa un area minore a parità

di prestazioni elettriche e di ingressi.

Determinare analiticamente il valore della potenza dissipata da

Quesito n.2:

un invertitore CMOS progettato affiche presenti una caratteristica di

trasferimento simmetrica ed occupi area minima sul silicio.

Che limitazioni ci sono per quel che riguarda il periodo del clock

Quesito n.3:

di un flip-flop JK retroazionato?

Commentare l’utilità del processo di precarica delle bit-line nella

Quesito n.4:

fase di lettura di una cella di memoria statica.

COMPITO DI ELETTRONICA DIGITALE DEL 20/12/2006

ALLIEVI INFORMATICI J-Z

• Risolvere 3 (tre) quesiti tra i quattro proposti. La risposta a due soli quesiti non è

sufficiente al superamento della prova.

• Indicare sul foglio di svolgimento il proprio numero di matricola, cognome, nome e

quali esercizi si intende svolgere

• Tempo a disposizione: 90 minuti QUESITI

Valutare, nel confronto di una porta NAND e una porta NOR in

Quesito n.1:

tecnologia CMOS, quale porta logica occupa un area minore a parità di

prestazioni elettriche e di ingressi.

Tracciare la caratteristica di trasferimento di un invertitore TTL

Quesito n.2:

standard commentando il funzionamento del circuito nei punti salienti.

Disegnare il circuito e

Quesito n.2bis (per chi ha seguito lo scorso anno):

tracciare il grafo di Eulero di una porta logica complessa Full-CMOS che

realizzi la funzione logica ( ) ( )

= + ⋅ + + ⋅

y A B C D E F

Identificare sul grafo, se esiste, un percorso di Eulero e disegnare, in accordo

con il percorso di Eulero, un layout schematico del circuito (ovvero solo

posizionamento e contatti dei mos a canale N e P)

Che limitazioni ci sono per quel che riguarda il periodo del clock

Quesito n.3:

di un flip-flop Master-Slave?

Descrivere il comportamento durante la fase di lettura di una

Quesito n.4:

cella SRAM a 4 transistori quando le bit-line sono entrambe precaricate a 0V.

La verbalizzazione dei voti si terrà Venerdì 22 Dicembre alle ore 9.00 nello studio del

docente

COMPITO DI ELETTRONICA DIGITALE DEL 11/1/2007

ALLIEVI INFORMATICI J-Z

• Risolvere 3 (tre) quesiti tra i quattro proposti. La risposta a due soli quesiti non è

sufficiente al superamento della prova.

• Indicare sul foglio di svolgimento il proprio numero di matricola, cognome, nome e

quali esercizi si intende svolgere

• Tempo a disposizione: 90 minuti QUESITI

Valutare, nel confronto di una porta NAND e una porta NOR in

Quesito n.1:

tecnologia pseudo-nMOS, quale porta logica occupa un area minore a parità

di prestazioni elettriche e di ingressi.

Valutare analiticamente la potenza dissipata da un invertitore

Quesito n.2:

CMOS progettato ad area minima e a tempi di propagazione simmetrici.

Descrivere qualitativamente i meccanismi di scrittura e

Quesito n.3:

cancellazione di una memoria EPROM

Commenare brevemente i motivi per cui, in celle ad elevata

Quesito n.4:

densità di memoria, si preferiscono strutture DRAM piuttosto che SRAM

La verbalizzazione dei voti si terrà Venerdì 12 Gennaio alle ore 11.00 nello studio del

docente

COMPITO DI ELETTRONICA DIGITALE DEL 25/1/2007

ALLIEVI INFORMATICI J-Z

• Risolvere 3 (tre) quesiti tra i quattro proposti. La risposta a due soli quesiti non è

sufficiente al superamento della prova.

• Indicare sul foglio di svolgimento il proprio numero di matricola, cognome, nome e

quali esercizi si intende svolgere

• Tempo a disposizione: 90 minuti QUESITI

Disegnare il circuito e determinare analiticamente il valore di

Quesito n.1:

di una porta NAND a tre ingressi realizzata in tecnologia pseudo-NMOS

V

OL Mostrare quale deve essere il numero di stadi buffer affinchè,

Quesito n.2:

nel pilotare un carico capacitivo assegnato, un generico invertitore mostri il

tempo di propagazione minimo.

Commentare il funzionamento e il principale utilizzo di un flip-

Quesito n.3:

flop D Disegnare il circuito di una cella SRAM a 4 transistori e

Quesito n.4:

commentare il suo funzionamento durante le operazioni di lettura e scrittura

alle ore 11.00 nello studio del

La verbalizzazione dei voti si terrà Venerdì 26 Gennaio

docente COMPITO DI ELETTRONICA DIGITALE DEL 8/2/2007

ALLIEVI INFORMATICI J-Z

• Risolvere 3 (tre) quesiti tra i quattro proposti. La risposta a due soli quesiti non è

sufficiente al superamento della prova.

• Indicare sul foglio di svolgimento il proprio numero di matricola, cognome, nome e

quali esercizi si intende svolgere

• Tempo a disposizione: 90 minuti QUESITI

Determinare analiticamente il valore del tempo di propagazione

Quesito n.1:

alto-basso (tplh) e basso-alto (tphl) di una porta NAND a due ingressi

realizzata in tecnologia NMOS con carico a svuotamento

Disegnare il circuito e commentare, nei tratti salienti, la

Quesito n.2:

caratteristica di uscita di un invertitore realizzato in tecnologia ECL

Mostrare, disegnando il diagramma di tempificazione, quali

Quesito n.3:

sono le limitazioni del clock di un flip-flop JK retroazionato

Commentare l’utilità del processo di precarica delle bit-line nella

Quesito n.4:

fase di lettura di una cella di memoria statica.

La verbalizzazione dei voti si terrà Venerdì 9 Febbraio alle ore 9.00 nello studio del

docente

COMPITO DI ELETTRONICA DIGITALE DEL 14/3/2007

ALLIEVI INFORMATICI J-Z

• Risolvere 3 (tre) quesiti tra i quattro proposti. La risposta a due soli quesiti non è

sufficiente al superamento della prova.

• Indicare su