Anteprima
Vedrai una selezione di 11 pagine su 50
Elettronica Digitale Pag. 1 Elettronica Digitale Pag. 2
Anteprima di 11 pagg. su 50.
Scarica il documento per vederlo tutto.
Elettronica Digitale Pag. 6
Anteprima di 11 pagg. su 50.
Scarica il documento per vederlo tutto.
Elettronica Digitale Pag. 11
Anteprima di 11 pagg. su 50.
Scarica il documento per vederlo tutto.
Elettronica Digitale Pag. 16
Anteprima di 11 pagg. su 50.
Scarica il documento per vederlo tutto.
Elettronica Digitale Pag. 21
Anteprima di 11 pagg. su 50.
Scarica il documento per vederlo tutto.
Elettronica Digitale Pag. 26
Anteprima di 11 pagg. su 50.
Scarica il documento per vederlo tutto.
Elettronica Digitale Pag. 31
Anteprima di 11 pagg. su 50.
Scarica il documento per vederlo tutto.
Elettronica Digitale Pag. 36
Anteprima di 11 pagg. su 50.
Scarica il documento per vederlo tutto.
Elettronica Digitale Pag. 41
Anteprima di 11 pagg. su 50.
Scarica il documento per vederlo tutto.
Elettronica Digitale Pag. 46
1 su 50
D/illustrazione/soddisfatti o rimborsati
Disdici quando
vuoi
Acquista con carta
o PayPal
Scarica i documenti
tutte le volte che vuoi
Estratto del documento

I Somatori

Sono dispositivi logici in grado di svolgere la funzione di somma binaria ( e non logica svolta dalla porta OR ) e di indicare se l'operazione ha generato un riporto ( Carry ).

Semisommatore ( Half Adder )

Il semisommatore per numeri binari ad un bit è un dispositivo che presenta due terminali d'ingresso e due di uscita ( la somma e il riporto ).

FIGURA 51 - Simbolo e tavola della verità di un semisommatore per numeri a 1 bit.

Dalla tavola della verità si può osservare che la funzione somma S non è altro che l'OR-EX degli ingressi, mentre il riporto di uscita Co ( Carry Out ) si ottiene mettendo in AND degli ingressi.

FIGURA 52 - Schema elettrico di un semisommatore per numeri a 1 bit.

Sommatore Completo (Full Adder)

Il sommatore completo per numeri a 1 bit presenta tre ingressi: due per i numeri da sommare ed uno il Ci (Carry In) per riprendere l'eventuale riporto proveniente da uno stadio precedente (vedi esercizio con più sommatore in cascata) e due uscite: la somma S e il riporto d'uscita Co.

FIGURA 53 - Simbolo e tavola della verità di un sommatore completo per numeri a 1 bit.

La funzione delle due colonne S e Co si determinano con il metodo classico dei MinTerm. E' possibile, tuttavia, ottenere lo stesso risultato dall'analisi dei valori di queste colonne in funzione dei valori assunti degli ingressi.

a) Somma S

Se nel semisommatore la somma si ottiene mettendo i due ingressi A e B in OR-EX è ovvia conseguenza che occorra mettere in OR-EX con A e B anche il terzo ingresso Ci. Tuttavia, è sufficiente osservare sulla tavola della verità che per ogni il risultato dell'OR-EX tra A e B messo nuovamente in OR-EX con Ci produce il valore assunto dalla colonna S della somma.

b) Riporto di uscita Co

Dalla figura, che riporta i valori degli ingressi e del riporto di uscita si può constatare che Co vale 1 in 4 situazioni:

FIGURA 54 - Analisi della tavola della verità per determinare l'espressione di Co.

Nella figura seguente è mostrato lo schema elettrico a porte logiche AND e NOT del decoder descritto in Fig. 59:

FIGURA 60 - Circuito elettrico a porte del decoder descritto in figura 2.

Espansione della capacità di uscita di un Decoder

In certe applicazioni, si ha la necessità di espandere la capacità di uscita di un decoder; in altre parole, occorre progettare un decoder con più linee d'entrata e più linee d'uscita rispetto a quelle del decoder a disposizione.

Nell'esercizio seguente è mostrato un metodo per espandere la capacità d'uscita di un decoder.

Esercizio 1

Con decoder 74139 (a due ingressi) e porte logiche, progettare un decoder a 3 ingressi e 8 uscite.

Soluzione

Il decoder 74139 presenta due ingressi e 4 uscite. Per realizzare il decoder richiesto con 3 ingressi, occorrono due decoder 74139 e sfruttando il segnale di Enable di ciascuno si fanno funzionare alternativamente, in modo tale che la tavola della verità del decoder richiesto sia rispettata.

68

I MULTIPLEXER

Introduzione

Un multiplexer (MUX) è un dispositivo in grado di smistare (multiplexare) informazioni di tipo digitale, provenienti da diverse sorgenti, su un'unica linea. La struttura fondamentale di un multiplexer presenta:

  • a) più linee di ingresso dati;
  • b) una sola linea di uscita;
  • c) linee di selezione o data select che permettono di trasferire sulla linea di uscita i dati digitali presenti su uno qualunque degli ingressi.

In figura è mostrato il simbolo logico di un multiplexer a quattro ingressi e due linee di data select. Con solo due bit, infatti, si possono selezionare, una per volta, tutte e quattro le linee dei dati in ingresso

FIGURA 66 – Simbolo logico di un multiplexer con due Data Select con e senza abilitazione

In Fig. 66 b) è mostrato un Mux con abilitazione attiva BASSO. Se al piedino di abilitazione Enable, viene applicato un segnale ALTO il Mux è disabilitato e non svolge la sua funzione di smistare i segnali presenti sulle linee d'ingresso dati. Se alle linee Data Select viene applicata la coppia di bit 00, S1 = 0 e S0 = 0, sulla linea di uscita dati compare il dato presente all'ingresso I0; se alle linee Data Select viene applicato 01 S1 = 0 e S0 = 1, sulla linea di uscita dati compare il dato presente all'ingresso I1; se si applica 10, S1 = 1 e S0 = 0, all'uscita compare il dato presente su I2; infine, se si applica 11, S1 = 1 e S0 = 1, sulla linea di uscita viene commutato il dato presente sull'ingresso I3, come mostra la tabella seguente:

Nel caso l’uscita all’interno di un gruppo rimanga sempre ALTA oppure sempre BASSA, significa che non può essere legata all’ingresso D. Quindi nel caso dei gruppi V e VI si collegano gli ingressi del MUX, selezionati da questi gruppi, I4 e I5 a massa. In modo analogo per i gruppi VII e VIII si collegheranno gli ingressi I6 e I7 a +5V.

Caso c) con MUX a 2 ingressi di selezione.

Analogamente a quanto visto per il caso b) il Mux presenta solo 2 Data Select, mentre le entrate dati sono 4. Delle 4 variabili di entrata solo due si possono collegare ai Data Select, mentre le altre due si utilizzeranno per realizzare, in parte la funzione richiesta. La tavola della verità va suddivisa in 4 gruppi comprendenti questa volta 4 righe, perché 4 sono le combinazioni possibili con 2 Data Select. All’interno di ogni gruppo le due variabili di peso maggiore devono restare rigorosamente costanti, cioè non devono cambiare di stato. Ne segue che A e B saranno le variabili da collegare ai Data Select del Mux rispettando il peso dei bit. Le colonne rimanenti, C e D si utilizzeranno per generare la funzione dell’uscita Y, ricorrendo anche all’uso di porte logiche.

FIGURA 72 – Soluzione caso c).

La Tavola della Verità di Fig. 72 mostra che gli ingressi A e B all’interno dei gruppi non cambiano mai e quindi saranno queste entrate da collegare ai Data Select. I valori decimali assunti da AB nei gruppi sono 0, 1, 2, 3, corrispondenti agli ingressi I0, I1, I2, I3 del MUX.

Per generare la funzione Y si confrontino i valori delle colonne CD con quelli assunti da funzione Y gruppo per gruppo. Se il valore della Y in corrispondenza dei valori di C e D in ogni gruppo, visto che sono quattro, corrispondono alla TdV di qualche porta, C e D verranno collegati agli ingressi della porta logica individuata. Se i quattro valori della Y non rappresentano alcuna porta logica si ricorre alla solita regola dei MinTerm per quel gruppo; se i valori di Y sono sempre a 0 all’interno di un gruppo, l’ingresso selezionato dal gruppo si collega a massa e se vale sempre 1 a +5 Volt.

Esercizio 3

Realizzare un MUX a 4 ingressi di selezione utilizzando solo MUX con un numero d'ingressi di selezione minore di 4. Si indichino con ABCD i data select del nuovo MUX.

Soluzione

Si utilizzano 2 MUX con 3 Data Select ed 1 MUX con 1 solo Data Select. Si collegano i Data Select dei 2 MUX a 3 tra di loro e si collegano a loro volta alle ingressi B C D del MUX da costruire. In questo modo quando B C D assumono tutte le combinazioni i MUX 1 e 2 di figura operano contemporaneamente, portando in uscita il livello dell'ingresso selezionato. Le uscite dei due MUX si collegano agli ingressi I0 e I1 del terzo MUX, MUX 3, con un solo Data Select collegato ad A. Ne segue che quando A vale 0 sull'uscita Y di MUX viene riportato il livello dell'uscita del MUX 1; quando A vale 1, invece, viene selezionato l'ingresso I1 di MUX 3 collegato all'uscita di MUX 2.

FIGURA 78 – Espansione di un Mux utilizzando solo Mux.

Per verificare se il funzionamento del nuovo MUX a 4 Data Select è corretto impostiamo per i Data Select A B C D i valori 0 0 1 1 e si supponga che sull'ingresso I3 di MUX 1 ci sia un 1, mentre su I3 di MUX 2 il valore 0. Sulle uscite dei due MUX i valori 0 1 di B C D selezionano gli ingressi I3 di entrambi i MUX e pertanto Y1 sarà 1, mentre Y2 sarà 0. Y1 entra in I0 ed Y2 in I1 di MUX 3. Poiché il valore di A è 0 viene selezionato l'ingresso I0 e sull'uscita Y si avrà il valore alto dell'ingresso I3 di MUX 1. Analogo discorso si può fare imponendo la combinazione 0 1 1 per A B C D. In questo caso sarà il livello I3 di MUX 2 a trovarsi sull'uscita Y di MUX 3. Concludendo con la combinazione 0011 per ABCD si seleziona I3 di MUX 1 che corrisponderà all'I3 del MUX da costruire e con la

Dettagli
A.A. 2016-2017
50 pagine
SSD Ingegneria industriale e dell'informazione ING-INF/01 Elettronica

I contenuti di questa pagina costituiscono rielaborazioni personali del Publisher Stefanococchi95 di informazioni apprese con la frequenza delle lezioni di Elettronica digitale e studio autonomo di eventuali libri di riferimento in preparazione dell'esame finale o della tesi. Non devono intendersi come materiale ufficiale dell'università Università degli Studi di Modena e Reggio Emilia o del prof Zanasi Roberto.