Esercitazine 12 svolta per intero - DAC, ADC, circuito di conversione - prof. Levantino

Fondamenti di Elettronica Esercitazione 12

E12.2

Si assuma l’OpAmp con guadagno infinito e il DAC ideale.

a) Volendo generare una tensione V sinusoidale di ampiezza di picco pari a 1V con una

DAC

risoluzione di almeno 1/1000 dell’ampiezza, quale è il numero minimo di bit richiesti al DAC?

b) Considerando l’OpAmp con una tensione di offset pari a V = 0.4mV e delle correnti di bias

OS

(entranti) pari a I = 20nA, determinare il numero massimo di bit affinché una variazione di

B

1LSB dia un effetto su Vout più grande di quello prodotto da queste non idealità.

4

Si assuma ora l’OpAmp con un guadagno costante in frequenza pari a A = 10

0

c) Calcolare l’errore massimo della tensione di uscita V a causa del guadagno finito

out

dell’OpAmp quando il codice in ingresso al DAC è costante nel tempo.

d) All’istante t = 0s l’uscita del DAC passa dal valore minimo al valore massimo. In quale istante

di tempo la tensione di uscita V è pari a 0V?

out 4

Si assuma infine l’OpAmp con un guadagno in continua di A = 10 e un prodotto guadagno-banda

0

di GBP=1MHz

e) Discutere la stabilità del circuito. 2

02/12/2019 Politecnico di Milano

Fondamenti di Elettronica Esercitazione 12

E12.3

Dato il circuito in figura:

a) Calcolare la risoluzione all’ingresso del circuito di conversione;

b) Sia V (t) un segnale compreso tra ±20mV, determinare T minimo con R =100Ω;

in sample on

c) Determinare la massima durata della fase di hold (T ) se l’operazionale presenta una

hold

corrente di bias al nodo d’ingresso I =2nA;

B

d) Calcolare l’errore in LSB dovuto ad una tensione di offset dell’operazionale V =100µV

OS

DATI:

= 1Ω

1

= 9Ω

2

= 10

V =+4V

DD

V =-4V

SS

n = 13bit 3

02/12/2019 Politecnico di Milano

Fondamenti di Elettronica Esercitazione 12

E12.4

Dato il circuito in figura:

a) determinare il numero di bit per avere una risoluzione di almeno 0.1Ω;

b) Calcolare il massimo valore di R misurabile;

x

c) Determinare le tensioni di alimentazione dei due operazionali per avere un corretto

funzionamento del circuito (considerare operazionali con uscita rail-to-rail);

d) La resistenza d’ingresso dell’ADC può assumere un valore compreso tra 100kΩ e 1MΩ.

Dimensionare C per avere un errore ɛ < 1LSB con T = 10μs.

H HOLD

DATI:

= 2Ω

1

= 48Ω

2

= 5Ω

3

= 20Ω

4

I = 100µA

V =+1V

pol

n = 13bit 4

02/12/2019 Politecnico di Milano