Estratto del documento

Fondamenti di elettronica esercitazione 12

12.1 Trigger di Schmitt

Si consideri:

  1. Disegnare la caratteristica del circuito in figura.
  2. Disegnare su un grafico quotato in risposta a un segnale di ingresso ad onda triangolare ±4 e compresa tra periodo 1 ms. = 2V.
  3. Sia ora: Ripetere i punti 1 e 2 nelle nuove condizioni.

R2R +5V1 VV outREF -5V+V _IN

DATI: = 5Ω

Politecnico di Milano
Fondamenti di Elettronica Esercitazione 12

12.2 OpAmp e DAC

Si assuma l’OpAmp con guadagno infinito e il DAC ideale.

  • Volendo generare una tensione V sinusoidale di ampiezza di picco pari a 1V con una risoluzione di almeno 1/1000 dell’ampiezza, quale è il numero minimo di bit richiesti al DAC?
  • Considerando l’OpAmp con una tensione di offset pari a V = 0.4 mV e delle correnti di bias entranti pari a I = 20 nA, determinare il numero massimo di bit affinché una variazione di 1 LSB dia un effetto su Vout più grande di quello prodotto da queste non idealità.
  • Si assuma ora l’OpAmp con un guadagno costante in frequenza pari a A = 100. Calcolare l’errore massimo della tensione di uscita Vout a causa del guadagno finito dell’OpAmp quando il codice in ingresso al DAC è costante nel tempo.
  • All’istante t = 0s l’uscita del DAC passa dal valore minimo al valore massimo. In quale istante di tempo la tensione di uscita Vout è pari a 0V?
  • Si assuma infine l’OpAmp con un guadagno in continua di A = 10 e un prodotto guadagno-banda di GBP = 1 MHz. Discutere la stabilità del circuito.

Politecnico di Milano
Fondamenti di Elettronica Esercitazione 12

12.3 Circuito di conversione

Dato il circuito in figura:

  • Calcolare la risoluzione all’ingresso del circuito di conversione;
  • Sia Vin(t) un segnale compreso tra ±20 mV, determinare T minimo con R = 100 Ω;
  • Determinare la massima durata della fase di hold (Thold) se l’operazionale presenta una corrente di bias al nodo d’ingresso I = 2 nA;
  • Calcolare l’errore in LSB dovuto a una tensione di offset dell’operazionale VOS = 100 μV.

DATI: R1 = 1Ω, R2 = 9Ω, VDD = +4V, VSS = -4V, n = 13 bit

Politecnico di Milano
Fondamenti di Elettronica Esercitazione 12

12.4 Dato il circuito in figura:

...

Anteprima
Vedrai una selezione di 4 pagine su 15
Esercitazine 12 svolta per intero - DAC, ADC, circuito di conversione - prof. Levantino Pag. 1 Esercitazine 12 svolta per intero - DAC, ADC, circuito di conversione - prof. Levantino Pag. 2
Anteprima di 4 pagg. su 15.
Scarica il documento per vederlo tutto.
Esercitazine 12 svolta per intero - DAC, ADC, circuito di conversione - prof. Levantino Pag. 6
Anteprima di 4 pagg. su 15.
Scarica il documento per vederlo tutto.
Esercitazine 12 svolta per intero - DAC, ADC, circuito di conversione - prof. Levantino Pag. 11
1 su 15
D/illustrazione/soddisfatti o rimborsati
Acquista con carta o PayPal
Scarica i documenti tutte le volte che vuoi
Dettagli
SSD
Ingegneria industriale e dell'informazione ING-INF/01 Elettronica

I contenuti di questa pagina costituiscono rielaborazioni personali del Publisher ProfElettr di informazioni apprese con la frequenza delle lezioni di Fondamenti di elettronica e studio autonomo di eventuali libri di riferimento in preparazione dell'esame finale o della tesi. Non devono intendersi come materiale ufficiale dell'università Politecnico di Milano o del prof Levantino Salvatore.
Appunti correlati Invia appunti e guadagna

Domande e risposte

Hai bisogno di aiuto?
Chiedi alla community