Elettronica digitale integrata, teoria

IO, CHANDRAKASAN, E IL TROMBONCINO

Elaborazione digitale

• Vantaggi: robustezza (¹/₂, ‘0’ questo solo a livello del rumore)
• Svantaggi: si paga in equip per contenere e bonifica (i circuiti devono avere una banda base più pulita riportatore e tecnica del campionamento)

Con questa configurazione, la commutazione di potenza statica avviene solo quando lo switch si chiude (carica/scarica C_L)

Per eliminare dissipazione di potenza statica una soluzione semplice mettere V_dd=V⁺

Il lavoro che compie per caricare:

L = V⁺Q = V⁺C_L

Dopo la carica puoi considerare l'energia elettrostatica E = ¹/₂CV⁺ quindi per la fase di carica dissipato ¹/₂CV⁺ nella 2 fase di carica dissipato ma l'energia rimasta per cui n.circuiti posso eccetto a ^1/2CV₊²

Quest'energia le dimensioni possono tenere fermo dei circuiti. Se consideriamo anche che R_on=^g/_on allora sappiamo che l'energia è persa nella forma di radiazione e r.m.

Il limite per le energie e degli arch. Decade uno qualificazione

Le limitazioni degli switch: dissipazione al tempo

Sommato con dimensionamento circuiti

1. L'energia per commutazione di un bit è quindi E_b = ¹/₂CV₊²

2. La potenza che dissipa (dinamica) è

P_d=¹/₂C_LV⁺² x t _F

Il limite per condurre energia è degli arch. Decade uno qualificazione

Preludiamo tenendo numerica il valore quadratico medio sul

considerando

Devo garantire che le facce di

quindi si può utilizzare alla replica

Quindi

per evitare un

lossi destra che

generato proprie di una falsa stray

Il completo eseguibile con cui si restringono delle logiche e il MOS:

Leviando con tensione V, verso absaure stesura rovide e il vbs vä quando

non conglemore abminate s D gingirai o gli che provocano la nascitura

Regiandiamo f brasmoe dello corrente

ms: cresta ok to lo

Se facciamo bilancio lato termino delle tensivone:

a distanza “direi queste veri ad cicera

Possiamo calcolare il valore di una tensione equivalente che è al valore t_HL nei due casi RC "domino" abbiamo anche per t_HL calcolato:

t_HL= ln(1.2) R_eq C_L = 0.69 R_eq C_L

Uguagliando le due espressioni:

Oppure possiamo calcolare una resistenza equivalente in un circuito mostro:

Preleviamo R_eq = R_on

Nei due casi ϕ e molto simile. Quindi i due metodi sono equivalenti

Il tempo di propagazione invertitore è:

t_p = 1 (t_HL+ t_LH) = 0.69 (R_eq+ R_on) C_L

N.B. con porte logiche redigo che Reff case V_DD → diminuisce peso Fab sviluppa con Taylor.

Guardiamo uno chip grosso:

Il MOS presenta una capacità oltre C_SB e C_DB = C_oxWL che si divide tre C_S e C_D. Quindi sia in zone ulrico il carico è maggiore et a tre.

C_gs = 2/3 C_oxW_L G_op = 1/6 C_oxW_L

Quindi nuovo su valore ci saturazione → C_gs 2/3 C_oxWL

Con 2/3 6PF

C_ox =

μm²

d(EQP) = 0

Vbo - ₃Vbe = Zee

A da questo valore aumenta i conti con pochi benefici; a sx continua

aumentare i conti con grandi benefici.

Abruzzo linea che nell’interno non ha l’intero dissipato perché collega l’area

strachucrette Vcc e Ems. Secondo le divisioni diverse separano le

connessioni con nuove leggi il H3 Finale da tavola guida fra

corrente in qualunquevolta con la tensione.

Ho calcolato il prezzo che da questo conviene e

calcolato una giustezza del valore a ^comm (con risultati

mostrati veramente importante).

Potrò cambiare 8 produzione che oltre regola con

tenuono che intesa … il contatto sostraggla l’ossido.

Limite massimo 60mV/dec.

Oppure aumentando _Ic e larghe (ombre di 3° da curva). Penis

diventa fra concatenati esempio simmetria.

Oggi si sviluppa oggi, autorevole e porzione del sistema provola non

pozzo automatica di elaborazione.

A causa delle profissmo usato sulla del soggetto innesso ho strutt. In

contestan nuovo scorx – massimo coeff realmente di cerca

mollemente ……..

Ecc = 2 Ic_c Tin Vbo / _f

Jc^a

2 comma

J^c

• un ciclo

…...

Le polama media che disipa:

Pcc – Ecc = 2 Ic_c Tin Vbo Fox / Tck = ²/_{Ccc Vbo} f² / Fex

Felich deluttavo in poter capacita aggiudicata di c/c. Trattato Ccc dell’area

della fermeza del cf –> primurava le Pcc del 10%.

Se il fronte d’ingegno e beudo rispeto cl nuovo fronte d’indota oltreuree

qualche trasmutare Betus, Fi si che le polimile per c/c. rimava revenuto.

Precluda contatti. Illumore e tolli. Connessione interner meno portus Contz

coltra cint

Veo

_Vo

Vbe

_Ve

Vbe

-³

_Vo

V_cc V_e V_h V_hi V_bo V_in T_in

5 sia il mantallo del frutteio ……………..Vmu = V_h

V_bo = a T_in

x = potrenza della

roncopurigino

Vin =

D_t

Se una facciamo la porta S volte più grande (S è un fattore di scala) abbiamo:

tp = tp⁰(P(1 + CL_out/SC_in))

Questa operazione fa senso perché se ho una capacità di carico grande devo pensare di usare una porta più grande.

Introduciamo il fan-out F = CL_out/CG

dove C_G è la capacità di gate.

C_G = SC_in

C_G la capacità di gate di una porta minima.

Quindi possimo esprimere la capacità di carico:

C_L = βSC_in = βC_G

Ora vogliamo esprimere _β in funzione delle capacità di gate dell'inverter di riferimento.

• C_G = 6C_ox

In generale existe un

uso un fattore β di proporzionalità tra la capacità di gate della porta e la capacità di gate dell'inverter minima.

β prende il nome di rapporto laterale logico.

tp = tp⁰p(1 + FS_in^g β)

δ ≥ 1 (come risulta dai coeff dell'inverter)

Se teniamo p = βn tp = tp⁰(p + FS^y/n)

F^y = lavoro effettivo della porta

Vediamo come mai avviene il ritardo di scala S.