Appunti riassuntivi sul MOSFET

Vos > Vn

• Vos < Vn: si induce un campo elettrico contrario (lungo z) che rompe le lacune all'interfaccia Soli, e dunque lungo l'interfaccia si induce una SCR formata da ioni accettori negativi (pericolo non neutralizzato da lacune).

In tali condizioni il reset è irrealizzabile ed un NPN in cui il terminale di base coincide col terminale di B. Siccome V_BS è diacente negativo o nullo la giunzione B-S risulta polarizzata inversamente.

Per Vos o il bipolare è saturato o la IB è nulla. Il Vos è assimilabile ad un CIRCUITO APERTO.

V_GS V_th

Se V_GS V_th si forma uno strato di elettroni all'interfaccia SiO2 de collage S e D. Appena si si applica una V_DS si produce un E longitudinale che produce un flusso di e da S a D. A causa dell'accoppiamento capacitivo tra canale e G_C, le I_D dipende dalle V_GS e in tal caso ho una variabile controllata.

TEORIA MOS

E = (E_x, E_y)

E_x indotto da G, E_y da D

ψ(x₀, y) = (ψ(y) _ψs)

M(x = 0, y) = M_S(y) conc. superficiale di elettroni

M_S(y = 0) = M_S → conc. superficiale di elettroni nelle immediate vicinanze di S.

Definizione V_th: è la V_GS tale da far M_S,

avere la concentrazione superficiale di elettroni

in corrispondenza di S, è pari a N_A.

Quindi, per V_GS > V_th, M_S >> N_A (strong

inversione) e la S e D sono collegate elettricamente.

Essa vale,

V_th = V_FB + 2(β_t + √(2ψ_B + V_SB))

I_D,SAT = ¹/₂ µ_n C_ox ^W/_L (V_GS - V_TH)²

CARATTERISTICHE

LINEAR

SAT

B BREAKDOWN

V_CS

V_DS

K_m = C_ox µ_n ^W/_L

K' = µ_n C_ox

K_m = K'_n ^W/_L

100÷200 µA/V²

Esistenza

V_th

I

V_CS

I_D ≈ K_m (V_GS - V_th) V_ds

V_th = V_th0 + γ_F (√(2φ_f + V_SB) - √(2φ_f))

tensione per V_SB = 0

Estrapolo V_t0 per V_SB = 0

per V_SB ≠ 0

BODY EFFECT

If it is the dependence of the V_th of the device from the V_BS:

V_th = V_TH0 + γ ( √(2ϕ_B + V_SB) - √2ϕ_B )

This happens when V_SB > 0, so the B voltage drops below the S voltage.

The S & D remains reverse-biased, so the device is working properly, but as V_B becomes more negative, more holes are attracted to the S, leaving larger charge negative behind.

SUBTHRESHOLD (Weak inversion)

Se V_GS \/ V_th non è vero la scarca o concumnt voce secondo le componenti alte. \[diffusione\] dè i alte ribattimenti è > etc quelli di \[…\] in tali condizioni si riduce su E_x li mei iffetto è quello di conguive la lecura dell’ingresso SiO₂ oppure in \[…\] de tale ôlpuenza si face uno SCR E & con un accetta regolatre una velolecentra de lecura) In tali conustrou Il MOSFET pues essere essimilato ad un BJT in cui la base S il B e la concaventura di e nella base elperato della lansura de gate.

I_D = I₀ e^V_GS/nV_T

similar to exponential IC || V_BE for a BJT.

I₀ = q DnN_D W _L V_T = \[KT/q\]

Question: Is it possible to have an arbitrarily high gm by increasing W and I₀ cost?

I_D = \[\frac{1}{2}\] μ_n Cox \[ \frac{W}{L}\] (V_GS-V_th)²

Output resistance variation with V_os

E_o

CL_r

CL_f and DBL

Input transition

V_os