Appunti ED:EDMOS+Circuiti logici CMOS FCMOS, parte II

EDMOS ed EExOS: funzionamento e caratteristiche

EDMOS consuma poco ma è lenta. Sostituendo il load con un MOS a svuotamento, il canale già realizzato lascia neutro in NMOS il body e di tipo p mos tra D e S esiste una regione attiva. V_t è negativa. Tale circuito prende il nome di EDMOS. Quindi accade che Vs=0 sempre che V_bs=0 < V_u. Per la non amplificazione supporta che V₀ → V_DD. ⇒ V_in (V_DD < 0) ⇒ M₀ ON sempre V_SB ≠ 0. Questa accadrebbe all'uso feticista H_s soffre di effetto body poiché V_BS ≠ 0.

V_L = V_rho + γ √|V_L+2φ_t|√2φ_t positivo. Curva caratteristica I_DS-V_DS.

In EDMOS, abbiamo il collegamento GATE-SOURCE M₁ con GATE-DRAIN come negli EDMOS per evitare che avrebbe a vivere la tensione di eliminazione e quindi V_BS subisce consumo di alimento. E quindi V_BS V^DS quindi otteniamo che V_DS < V_BS V_DS unica ed V_DS con M₀ ON quando V_DS ≥ V_SS → V_DS, V_DS ≥ V_DS. Cioè V₀ ≥ V^DD con V₀ → 0 V_DS → cioè una V_o = V_DS + V_DS.

EExOS: funzionamento e caratteristiche

EExOS consuma poco ma è lenta. Sostituendo il load (_ML) con un MOS a svuotamento, il canale già realizzato lascia MOS ad arricchimento in _NMOS. Il body è di tipo p ma tra D e S esiste una regione di tipo n (V_BS). Il contatto del p MOS a svuotamento ha V_DSQ < 0. Tale circuito prende il nome di EExOS. H₁ soffre di effetto body poiché V_SB ≠ 0. V_L = V_th0 + γ [ √(V_L + 2φ_f) - √(2φ_f) ] positivo. Può accadere che V_L ≠ 0 → M_L si spegne perché V_BS = 0 < V_L. Per la non amplificazione suppongo: il circuito ON.

Nella EExMOS, ho il collegamento Gate-Source a M_L e non Gate-Drain come nell’EExOS, per evitare che V_DS superi la tensione di alimentazione. V_sb invece se acceso ho V_SB = 0 e quindi V_bs < V_GS < V_GS → ottenere che V_bs < V_GS < V_GS. V_DS < V_t cioè V_DD < V_t con V_L < Vo > Vo cioè anche Vo = V_t + v_bs. Suppongo V₁ = V₂: poi decido in V_tp < V_to M₄ opp. M₁ ON. Ipotezo X_L ϵ parassiti I_D1 = I_O2 = I_O5 = K₁ (V_tp - V₁)² = 0 ϵ un assurdo chiaro.

Quindi M_i non è in pinch-off. Di conseguenza K₁ è un triodo → K₁ [2(V₁ - V_L)(V_to - V₁) - (V_to - V₁)²] = 0 → V_op V_O = 0 → V_to = V₁ cioè V_L = V_to V_op = V_to (EDMOS costa più di un EEXOS). X_D e X_L = X_n sono "off" X_L = V_to X_L (tensibility) quando V₂ → V_O → V₁ aspetto che V_o se in pinch-off = triode contrario K₁ [V₁ - V_o] ≈ sopra K₂ [2(X₁ - V_to) (V_o - V_o) - (V_to - V₁) ² un ingrandito K₂ (V_o - V₁)² - K₂ (V_o - V_to) = 0 perché V_i = V_to uguale quitabile concettualmente effetto-B_dd collegamento localizzato fearless batt derivare rispetto a V_o derivata blu α punto + precedenza - → dV_O/dVO² d_s = C(2) quando V_o in un triodo o - 0 rispetto K₀ (V_t - V_t) dataro rispetto C dV_O/dV_O = σ per cadence più grande di: posso di giud V_i/dV_t = σ/ddV_O/