Reti logiche e calcolatori - appunti per esame orale

1. Codifica dell'informazione

L'informazione viene codificata (rappresentata) utilizzano numeri binari.

Esempio:

n = numero di ₄ bit

2ⁿ - 1 numeri rappresentabili: 1 < n < 7 con n bit

Sanudo pario:h = log₂ k bit per rappresentazione k numeri

Positivi o nulli

Soluzione: n = 4 con un insieme di [-7, +7]

• 0: 0000
• +1: 0001
• +2: 0010
• +3: 0011
• +4: 0100
• +5: 0101
• +6: 0110
• +7: 0111

Negativi o nulli

REGOLE DI NOTAZIONE

Notiamo che per i numeri naturali la codifica è come testo e segno.

_{NC_2HMS}= 0101₂

|N| = ∑_i=0^m-1 a_iqⁱ

Per i numeri negativi, invece, utilizziamo generalmente il complemento a due.

W_C2 = 1001₂ → N_C2 = -3

W_no2HMS = 5₂ - 5 = 3

|N| = 2^m-1-|N_HMS| = 2^m-1∑_i=0^m-2a_iqⁱ

...dove s_i se 2^m-1 (con m il num. di bit di ₂^m-1)

Per passare da negativo a positivo e viceversa si escludono tutti i bit e si aggiungono 1... ...da negativo a positivo e da positivo a negativo

N = 101 → -3

N = 010 → +3

FLIP + 1

101 + 1 → +3

FURP + 1

100 + 1

0101 → +3

ADDIZIONE

• 0 + 0 = 0
• 0 + 1 = 1
• 1 + 0 = 1
• 1 + 1 = 0 (+1)
• 1 + 1 + 1 = 1 (+1)

SOTTRAZIONE

-N_C2= NC2 + 1, allora :

A-B = A+B+1

MOLTIPLICAZIONE E DIVISIONE PER 2

MDL {N₂ = 1 : 28₁₀ ... (+ ... ^W_no2BM)

DIV {N₂ = 1 : 4₁₀ → (rett ... il tutto anche s = esub anche s)

LEGGI di DE MORGAN

(X₁ + X₂ + ... + X_n) = X₁ X₂ ... X_n

(X₁ X₂ ... X_n) = X₁ + X₂ + ... + X_n

dimostrazione con le tabelle di verità

Φ = X₁ + X₂ + ... + X_n Φ = X_n = X₁ X₂ ... X_n

Ove, ovvero non si ottiene, X₁, X₂, X₃, ... , X_n

Funzioni di particolare importanza sono: MINTERMINI e MAXTERMINI

• MINTERMINI P_i è una funzione che vale 1 in corrispondenza della sola assegnazione di valori delle variabili.
• MAXTERMINI S_i è una funzione che vale 0 in corrispondenza della sola assegnazione di valori delle variabili.

Essi sono esprimibili su n variabili, quindi sono n² funzioni. Da queste costruiamo due FORME CANONICHE, cioè espressioni dipendenti che uniscono i mintermini o maxtermini. Tali espressioni si chiamano ESPRESSIONE ALGEBRICA:

• di un MINTERMINE P_i: è il prodotto delle variabili: prese dirette se valgono 1 e negate se valgono 0.
• di un MAXTERMINE S_i: è la somma delle variabili: prese dirette se valgono 0 e negate se valgono 1.

Come fare la SINTESI di una RETE: porte logiche

3.C SINTESI COMBINATORIA

Come detto, i segnali d’uscita dipendono unicamente dai segnali d’ingresso nell'istante considerato (e non dal ritardo della rete). È PRIVA DI CICLI.

RETI COMBINATORIE = ELEMENTARI / BLOCCHI = PORTE LOGICHE

• AND
• OR
• NOT
• XOR
• NAND
• NOR

Per la sintesi della rete, introdurremo alcuni concetti:

• LIVELLI di una RETE

Numero massimo di porte che soggiace al ritardo di arrivo ai valori primari dell’uscita (nelle fasi canoniche il NOT non si conta).

• RITARDO

È il ritardo corrispondente al percorso più lungo per attraversare più porte.

SINTESI OTTIMA - Sintetizza sono portata e nonostante attutiva. Significa minimizzare il numero di porte e di ingressi individuata super iniziavi considerate di impianti primi per diminuire il costo delle porte.

GENERATORE di PARITA'

Si svolge utilizzando lo XOR:

RICORDIAMO CHE, a·b + a·b' = a⊕b (simbolo dello XOR)

Per questo trasogene la soluzione delle migliori costano troppo costevole. f = x₁x₂x₃x₄x₅x₆x₇

SI USA PER IL CODICE DI RILEVANZA DI ERRORI NELL'RAM

(ogni vetta che viene soluta una vetta in una ribo ottiche menziona RAM, e' guanucol sottigne --- il, shiue manda -- fe -- di ciclo sottogao per i disponsio. Se ci credo tutte te forti finite subbietto (un bifero))

(TABELLA DI VERIFICA)

- SELETTORI: MULTIPLEXER e DEMULTIPLEXER

I selettori servono per dirottare su una linea di trasmissione messaggi prelevatida sorgenti diverse.

- selettori di ingresso, MULTIPLEXER, che dirottano su una linea B il messaggio Ax

(con un'unica uscita e tanti ingressi)

- selettori di uscita, DEMULTIPLEXER, che dirottano il messaggio A sullalinea Bx

(un ingresso e tante uscite)

- selettori di ingresso-uscita, che dirottano il seguente Ax sull'uscitaB. o viceversa

(tanti ingressi e tante uscite)

FULL ADDER

SIA ADDIZIONATORE CHE SOTTRATTORE

Funzione dueINGRESSI DI CONTROLLO

• X₀
• R₀

- ha come terzo usato SUP

se due operandihanno lo stesso segnoma il risultato ha segnoopposto

Quando il risultatoha superato il numero diBIT DISPONIBILI

Rete di Overflow

Se SUP=1 l'operazione non è valida perché si ha UN SUPERO DI CAPACITÀ OSSI OVERFLOW