PDP e implementazione circuiti

R R R

) → → (con

- se ( una qualsiasi delle 2

1 2 eq

resistenze) =R / +

R R R R

( )

R ≠ R →

- se 1 2 eq 1 2 1 2

Quindi dopo questo processo ottengo i valori delle resistenze nell'implementazione della

porta NOR

Rete di Pull-UP: R

Vogliamo ottenere una resistenza equivalente con 2 resistenze di pmos in serie,

eq

sappiamo che in generale due resistenze in serie danno una resistenza equivalente che vale

=R +

R R quindi nel caso di 2 pmos identici in serie la resistenza equivalente sarà la

eq 1 2 R R

somma delle resistenze individuali e se le resistenze sono uguali

pmos1 pmos 2

abbiamo: =R + =2∗R

R R

eq pmos pmos pmos

Considerando la notazione delle resistenze W/L so che il valore della resistenza è

inversamente proporzionale al rapporto W/L.

Quindi all’aumentare di W/L riduce la resistenza, mentre diminuire W/L la aumenta.

Seguendo questa logica deduco che la metà di una resistenza 5/1 è 10/1 in tal modo

mettendo 2 resistenze in serie da 10/1 mantengo le prestazioni dell invertitore di riferimento

Formule per calcolare la resistenza equivalente con notazione W/L:

In serie:

In parallelo:

Layout con tre ingressi:

Attacco un altro transistor alla rete di PULL-DOWN quindi la rete di PULL-UP si attiverà solo

quando tutti e 3 i transistor sono a 0 di conseguenza dovrò mettere una serie di 3 transistor

di pull up

Come sempre per dimensionare devo valutare il caso peggiore:

- Ottengo che come al solito la rete di PULL-DOWN avrà tutte le resistenze uguali a

quella dell’inverter di riferimento (prestazioni uguali solo quando è attivo solo un

transistor e migliorate quando sono più di uno attivo)

- Mentre come prima nella rete di PULL-UP devo dividerle in serie in modo che la

⅓

risultante equivalente sia sempre 5/1, quindi ognuna deve essere della resistenza

quindi ognuna vale 15/1

PORTA NAND

Applico le stesse regole di prima ma avendo un altra tabella di uscite

Anche qui come per la porta NOR è composta da un ingresso che porta a due reti distinte

che lavorano complementariamente (se una è accesa l’altra è spenta) le due reti sono:

(visto che le uscite sono in pratica il contrario posso invertire la disposizione delle resistenze

della porta NOR) e quindi:

- per fare la rete di PULL-UP metterò i transistor PMOS in parallelo

- per fare la rete di PULL-DOWN metterò i transistor NMOS in serie

Ciò che deve succedere nel circuito è che appena uno dei due ingressi è 0 l’uscita deve

V

essere alta (1) e quindi passare per questo succede in quanto il transistor PMOS si

DD

attiva quando l’ingresso è basso (0), attivandosi un transistor PMOS si attiva anche la rete di

PULL-UP e quindi l’uscita sarà alta (1)

RICORDO:

I transistor NMOS conducono quando il loro ingresso è alto (1)

I transistor PMOS conducono quando il loro ingresso è basso (0)

Nel caso in cui ci sono i 2 ingressi diversi e quindi si attivano un transistor NMOS e un

transistor PMOS vince la rete piu permissiva e ovvero quella con resistenza minore in

Questo caso nel momento in cui vado a costruire il circuito devo mettere la resistenza più

piccola nella rete di PULL-UP in modo da “pilotare” l’uscita quando l’ingresso sarà misto

Per il dimensionamento seguo lo stesso procedimento che ho usato per la porta NOR quindi

- tengo uguale quando ho le resistenze in parallelo in modo da coprire il caso peggiore

- dimezzo la grandezza quando sono in serie in modo che la resistenza equivalente