Reti Logiche -24/01/2005

Corso di reti logiche

Allievo Prof. Canonico

Cognome: ________________

Corso di laurea in ingegneria informatica

Nome: ________________

A.A. 2004-2005

Matricola: _____ / _________

Esame del 24 gennaio 2005

Collocazione:

Esercizio n.1

Progettare una rete sequenziale sincrona di Mealy atta al controllo di un distributore automatico di penne. Ciascuna penna costa 40 centesimi di Euro (0,40). Il distributore accetta solo monete da 0,20 e 0,50 e non dà resto, ma lo conserva come credito per l’acquisto della penna successiva.

In alcune circostanze è possibile acquisire un credito totale di 0,80 (ad esempio, inserendo una moneta da 0,50 quando il credito residuo è di 0,30); in tal caso la macchina deve erogare due penne e rimanere con un credito residuo nullo.

Un’apposita circuiteria fornisce in ingresso alla rete un segnale impulsivo c ogni volta che viene inserita una moneta. Il valore della moneta inserita è fornito in ingresso alla macchina mediante un bit x: se x=0 è stata inserita una moneta da 0,20, se x=1 è stata inserita una moneta da 0,50.

La rete presenta due uscite impulsive, y1 ed y2, entrambe sincrone con c: y1 se il credito totale è sufficiente a consegnare una penna, y2 se è sufficiente a consegnarne due.

Lo stato interno della macchina rappresenta il credito residuo attuale. Si assuma che gli stati siano codificati mediante due variabili, s1 ed s0, come segue:

• 00 = 0,00
• 01 = 0,10
• 10 = 0,20
• 11 = 0,30

1. Disegnare il diagramma degli stati completo della macchina.
2. Progettare la macchina sequenziale come macchina sincrona a sincronizzazione esterna, assumendo l’impiego di flip-flop di tipo D.
3. Si progettino le uscite della macchina.

Esercizio n.2

Scrivere le equazioni che descrivono il comportamento della rete sequenziale illustrata sotto e disegnare il relativo diagramma degli stati, codificando gli stati mediante la coppia q1q0.

Esercizio n.3

Scrivere le forme NAND e NOR della seguente espressione booleana:

⋅ ⋅ ⋅y = (a b + c) d (a + g)

Esercizio n.4

Disegnare la tabella delle transizioni per un flip-flop JK edge triggered a commutazione sul fronte di salita.