Reti logiche - Esercitazione

Allievo corso di reti logiche

Prof. De Carlini – Fadini – Cilardo

Cognome: ________________

Corso di Laurea in Ingegneria informatica

Nome: ________________

A.A. 2006-2007

Matricola: _____ / _________

Esame del 16 gennaio 2007

Collocazione:

Esercizio n. 1

Si consideri il seguente circuito:

Si riprogetti la rete in forma minima a due livelli facendo uso soltanto di porte NAND. In fase di+ =abc ad 0progetto, si consideri la condizione di vincolo sugli ingressi, imposta dall’esterno.

Per la minimizzazione si utilizzino i metodi di Quine-McCluskey e delle righe/colonne dominanti.

Si confrontino i costi in termini di porte nella rete di partenza ed in quella minima a due livelli e si commentino i risultati.

Esercizio n. 2

Si progetti un riconoscitore di sequenza come macchina sincrona a sincronizzazione esterna.

La macchina riceve serialmente, attraverso l’ingresso a livelli x, una sequenza di bit, campionati in corrispondenza dei fronti di discesa del segnale di clock c, e produce in uscita un impulso in corrispondenza del riconoscimento della sequenza 1100 oppure della sequenza 1010.

• Disegnare e tabellare il diagramma degli stati operando, se necessario, le opportune minimizzazioni con il metodo di Paull e Unger;
• Progettare la macchina sequenziale come macchina sincrona a sincronizzazione esterna, assumendo l’impiego di flip-flop di tipo D.

Esercizio n. 3

Si dimostri che qualsiasi funzione booleana può essere espressa in forma algebrica come prodotto di somme di letterali.

Esercizio n. 4

Si realizzi in forma circuitale minima la funzione y = (a=>b), avendo in ingresso i soli segnali a e b ed utilizzando:

• Solo porte NAND;
• Solo porte NOR.