Reti Logiche - prova d'esame 2004

Allievo

Corso di Reti logiche

Prof. B. Fadini – R. Canonico

Cognome: ________________

Corso di laurea in Ingegneria informatica

Nome: ________________

A.A. 2003-2004

Matricola: _____ / _________

Collocazione:

Esame del 13 febbraio 2004

Esercizio n.1

Si vuole realizzare una macchina sincrona “contatore di ‘1’ ogni tre bit”. La macchina acquisisce sequenze di bit mediante l’ingresso a livelli x. L’ingresso x viene campionato in corrispondenza dei fronti di discesa del clock c. Ogni tre bit ricevuti, la macchina produce un’uscita impulsiva strobe sincrona con il clock c, che rende significativo il valore di due uscite a livelli y1 ed y0, le quali rappresentano in binario il numero di bit ‘1’ ricevuti. Un ingresso reset asincrono serve a porre la macchina nello stato ‘000’.

La macchina è descritta dal diagramma degli stati di seguito riportato, in cui ciascuno stato è codificato mediante tre variabili booleane: q q q .2 1 0 1/11, strobe 110 0/10, strobe 1/00 c y1 1/10, strobe 0/00 x 010 101 000 y0 0/01, strobe reset 1/00 reset strobe 1/00 1/01, strobe 000 001 100 0/00, strobe 0/00 0/00

• Si progetti la macchina sequenziale come macchina sincrona a sincronizzazione esterna, in particolare, si scrivano le forme minime per i segnali di posizionamento dei flip-flop, assumendo l’impiego di flip-flop di tipo JK usati come T. Non è richiesto il disegno del circuito. Si illustri il modo con cui è realizzato il reset.
• Si scrivano le forme minime per le uscite strobe, y1 e y0.
• Si traducano in forma NAND le espressioni dei segnali ricavate ai punti 1) e 2).

Esercizio n.2

Disegnare il diagramma degli stati per una macchina sequenziale sincrona a sincronizzazione esterna, costituita da tre flip-flop D, il cui posizionamento è determinato dalle equazioni:

⊕q ⊕q ⊕qD2 = q D1 = q D0 = not q2 1 0 1 0 0

Esercizio n.3

Un flip-flop JK negative edge-triggered sia sollecitato dai segnali J, K e clock il cui andamento temporale è di seguito riportato. Tracciare il corrispondente diagramma temporale per l’uscita F, assumendo F=0 per t=t0.

clock JK t0 t

Esercizio n.4

Realizzare un contatore sincrono modulo 6 a partire da un contatore commerciale modulo 16.