Appunti di Elettronica generale - Parte XXVII

Appunti Elettronica Generale:

Libro Circuiti per la Microelettronica

di Sedra Smith

Parte XXVII

ALTERNATIVAMENTE POSSIAMO CONSIDERARE LA NOSTRA PORTA QUELLA NEL SEGUENTE MODO:

SOLO IN USCITA BASSA POICHE' NELLE RHEE CHE PASSA UN RON-ON, SE NO FORTE TUTTO ENTRA NEL CASCIS

CONSIDERANDO:

• VA
• VB
• Req
• Vg

VOL

Voh

Ron

Igate_in

Ron

Voh

Vol

Ron

=

=

Voh

Voh

Ron / 2

=

Ron / 2

CONSIDERIAMO I LIVELLI LOGICI NELLA TABELLA DI VERITA' IN FORMA BOOLEANA

• 0 0 1
• 0 1 0
• 1 0 0
• 1 1 0

TALE TABELLA CI DICE CHE STATO REALIZZANDO UNA FUNZIONE BOOLEANA NOR

Y = A + B

NEGAZIONE DELLA POSIZ. DE MORGAN TUTTI INGRESSI ALTO CON UN INGRESSO SOLO

GENERAL ELECTRO - SOTTOFIORE GENERICA

PER OTTENERE LA FUNZIONE LOGICA, DALLA QUALE POSSIAMO CONSIDERARE UNA FUNZIONE DI ATTIVAZIONE CHE RISULTA VERA QUANDO LA RETE A PULL-DOWN ESCO

Pa(A,B) = A + B

A,B LIVELLI LOGICI

CORRISPONDENTE ALL'OPERATORE LOGICO OR -> SE ALMENO UNO

POICHE' LA RETE DI PULL-DOWN CONDIZIONE SE E' ATTIVO SOLO 1A O SOLO 1B O ENTRAMBI.

LA PORTA LOGICA INVERTERA' UNA FUNZIONE CHE RISULTA ESSERE IL NEGATIVO DELLA FUNZIONE

Y = Pa(A,B) = A + B

CON FRIDENDO UN PARALLELO CON 3 O + NIOS, LA FUNZIONE IMPLEMENTATA SARA' UNA PORTA NOR CON 3 O + INGRESSI.

Tempi di propagazione di una porta NOR:

Consideriamo una piastra piano

tpLH = tempo di propagazione LH.

Partiamo da una condizione di riposo V_y = V_OL e che istantaneamente V_A = V_B = V_OL. Affinche si inneschi un transitorio, t > 0+. Affinche cio avvenga sia A che B necessariamente R_A, R_B devono essere entrambi interdetti, quindi partire da studiare e avere un transitorio che inizia il processo di carica del condensatore, ritenendo lo stesso ragionamento per dimostrare:

tpLH = C_load VDD / I_pull-up,max

~ C_load VDD / [Kp (VDD - |Vtp|)²]

tpHL: tempo di propagazione HL.

Partiamo da una condizione iniziale V_y = V_OH e che istantaneamente V_A = V_B = V_OH. Affinche avvenisse si inneschino un transitorio, t > 0+. Affinche cio avvenga sia Bassa devo considerare 2 casi nel caso cos. 2.

1 caso V_A = V_OH, V_B = V_OL uguale a V_A, V_B = V_OL.

2 caso V_A = V_OH, V_B = V_OH.

In entrambi i casi posso considerare un invertitore equivalente a studiare tpHL.

Ricordiamo che NOR

1) w_eq = w poiche un livello attivo.

2) w_eq = 2w = 2 livelli.

La condizione peggiore e quello in cui il tipo e quello in cui c'e meno corrente

=> caso 1.

Scegliendo le considerazioni poste similmente

tPHL ~ eCload VDD/2 / Ipu-tr minus? ~ eCload VDD / Kp,eq (VDD - |Vthp|)²

Ora considerando i due tempi di propagazione:

tPLH ~ eCload VDD / Kp (VDD - |Vthp|)²

tPHL ~ eCload VDD / Kn,eq (VDD - Vthn)²

Ricordando la regione di buon processo, Vcc << VDD => Kn,eq >> Kp.

=> tPLH >> tPHL => in un certo caso non e una coppia a parita i due

tempi di propagazione asimmetrici.

tP ~ tPLH/2 ~ eCload VDD / 2Kp (VDD - |Vthp|)²

tempo di propagazione medio.

Il tempo di propagazione dipendera dal dimensionamento del circuito.

Potenza dissipata su una porta NOR.

Considero il funzionamento statico della porta.

1) Nel caso in cui i due dispositivi siano interdetti => uscita alta.

PDH = 0.

2) Negli altri casi posso considerare l'inverter equivalente (ug) nel caso di uscita bassa.

Ricorda: quando non c'e uscita bassa il pros e in power-off

Rmos in zona di forte triode

La corrente IDDL e fornita dal PMOS

PDL = VDD * IDDL = VDD * Ipullup

= VDD * Kp/2 (VDD - |Vthp|)²

Potenza non dipende dalle tensioni => valore x tutte e tre i casi.

=> PD = (PDH + PDL)/2 ~ VDD Kp/4 (VDD - |Vthp|)²

Direzione della rete di pull-up - pMOS.

RETE DI PULL-DOWN: SERIE DI NMOS

1) caso V_A = V_B = V_CC => HA INTRATTENUTO CONDUCE ECCITATO NEL NODO INTERMEDIO V_y = V_DD

2) caso V_A = V_CC, V_B = V_OH => M_A interdetto M_B acceso

Poiche' essendo interdetto, la corrente non puo' esistere => V_y = V_OH

3) caso V_A = V_OH, V_B = V_CC => analogamente V_y = V_OH

4) caso V_A = V_OH, V_B = V_OH.

A cosa corrisponde la serie tra M_A e M_B? quale sia' il dispositivo equivalente?

- Analiticamente risulta equivalente poiche' la V_GS,A != V_GS,B poiche' il dispositivo M_B non ha il source a massa, tien conto anche del body. Si puo' pero' ragionare sulla natura fisica dei due NMOS, e semplificando si ottiene una serie dei due dispositivi.

TABELLA DELLA VERITA'

• V_A V_B V_y
• V_OL V_OL V_OH
• V_OL V_OH V_OH
• V_OH V_OL V_OH
• V_OH V_OH ?

Equivalentemente: le regioni conduttive sono ideali

C'e' immaginato il caso in cui vi sono i due stati resistivi, si crea una resistenza equivalente tra D1 A1 S1 o D S => visualmente posso dirlo

V_DS = 0S

Per analogia anche se a livello pratico potremmo avere L_min => L_A = L_B = L

=> C_eq = 2L

V_in,A = V_in,B tensioni di gate uguali

M_A W_A = W_B = W

(W / (L + L))