Appunti di Elettronica generale - Parte XXV

Appunti Elettronica Generale:

Libro Circuiti per la Microelettronica

di Sedra Smith

Parte XXV

t = 0⁺

ORA POICHE i_sp = 0, i_Dm = I pull-down, non DOVENDO ESSERE DISPOSTARLE IL NUMERO DI MOSFET, IL GROSSETTO CELLA E USCIENTE E QUINDI I CONDENSATORI INIZIA A SCARICARSI.

i_e = (-) Coad (dvo/dt) -> tensione che diminuisce

AL VARIARE DEL TEMPO (t > 0⁺) LA TENSIONE D'USCITA V_O Tende A diminuire, i rami e e d tendono a spostarsi verso sx, cio significa che la corrente del nmos tende a diminuire mentre quella del pmos ad aumentare.

LA CORRENTE CHE ESPRIME IL NOSTRO CONDENSATORE i_e = i_Dp - i_Dp; il transitorio si esaurira quando queste due correnti diventano uguali (i_e = 0).

RAGGIUNGENDO QUINDI SUL GRAFICO IL PUNTO A CUI E' UGUALE AL RIFERIMENTO AMBIENTE SI OTTIENE AD UN INGRESSO FICO PERCHE' V_o = V_OL in corrisp. di A.

PER IL CALCOLO DEL TEMPO DI PROPAGAZIONE H/L, IL TRAINO CHE SI APPROSSIMA D> E, IL RIFLE E CORRISPONDE AL VALORE DI e_ph = TEMPO REA PASSARE DA UN LACCO DA E.

IN RIGUARDO BISOGNA OSSERVARE CHE LA CORRENTE IN CUI O CASO i_e = i_Dm ? I pull-down,max DURANTE t_PHL SIA COSTANTE, COME FOSSIBILE INCREMENTARE - OP. COSI DA EVITARE LO STUDIO DI EQ. DIFFERENZIALI NON LINEARE.

INOLTRE IPOTIZZO DI TRASCURARE LA CORRENTE DEL PMOS NEL TEMPO H/L, RICORDANDO CHE LA REGOLA DI BUON PROGETTO MI RICUARDA CHE I pull-down,max DOVRA ESSERE MOLTO MAGGIORE DELLA RETE DI pull-up,max.

i_e = Coad dvo/dt ? - i_Dn ? I pull-down,max

i_p = - Coad dvo/dt

t_PHL ? - Coad ∫_VDD^VDD/2 dv_o / I pull-down,max

t_PHL ? + Coad ∫_VDD/2^VDD dv_o / I pull-down,max

t_PHL ? Coad VDD / 2 / I pull-down,max

t_PHL ? Coad VDD / K_n(VDD - V_th)²

t = 0    V_o = V_OH = VDD

t = t_PHL    V_o = V_OH/2

V_OL << V_OH = VDD

V_o ? VDD/2

POICHE' I pull-down,max COSTANTE

Tale tempo di propagazione, a piffer di ccc, dipende dalla corrente della rete di pull-down.

Osservazioni e nel tempo di propagazione che dovendo fornire un'uscita alta => ho la corrente di pull-up, max. Nel tempo di propagazione che dovendo fornire un'uscita bassa => ho la corrente di pull-down, max.

t_pLH = ln2 V_DD / [k_p(V_DD - |V_tp|)²]

t_pHL = ln2 V_DD / [k_n(V_DD - V_tn)²]

sapendo che V_tn < |V_tp|

V_DD << V_tn => k_n >> k_p => t_pLH >> t_pHL

cio' significa che in un pseudorosc, i due tempi di propagazione sono asimmetrici.

Tempo di propagazione medio =

t_p = (t_pHL + t_pLH)/2 ≈ t_pHL/2 ≈ ln2 V_DD / [2k_p(V_DD - |V_tp|)²]

Studio della potenza dissipata.

Consideriamo i due casi, e ricordiamo che applicando il principio di conserv. dell'energia.

v₀ = V_OL ingresso alto.

v₀ = V_OH ingresso basso.

I_DBL = I_biasp,max = 1/2 k_p(V_DD - |V_tp|)²

P_Dstatic = V_DD(I_DBP + I_DBN/2) = V_DD k_p/q (V_DD - |V_tp|)²

Essa dipende dal carico e quindi dipende forte tp al dimensionamento dei mos. K_p = W_pU_p/L_p

Esistono quindi un trade-off tra tp e Pd:

tp ≈ Cload VDD / (2 Kp (VDD - |Vtp|)^2)

PD = VDD Kp / 2 (VDD - |Vthp|)^2

PDP = tp Pd ≈ 1/8 Cload VDD^2 (power delay product)

Il PDP non dipende da Kp, Kp e un parametro di trade-off perfetto.

Il PDP si riduce al ridursi di Cload o di VDD.

Progetto dell'inverter su carico fisso

Vogliamo di voler creare un inverter nel caso in cui vi sia assegnata una capacita Cload indipendente dal dimensionamento del carico distruttivo. (Caso in cui il carico derivi da circuiti esterni al circuito integrato oppure nel caso di fanout molto grande e non progettato come parte di invertitore, x es. sezione clock).

Voglio progettare le dimensioni Wn, Ln, Wp, Lp tali da rispettare determinati obiettivi su Vol, tp, Pd.

tp ≈ Cload VDD / (2 Kp (VDD - |Vtp|)^2)

PD = VDD Kp / 4 (VDD - |Vtp|)^2

Dipendono da Kp, e sono in trade-off tra loro => Kp e necessario.

Fissato da una specifica su tp o pd cioe se voglio un dispositivo veloce o un dispositivo che dissipi poco, Kn, invece va scelto in modo tale da avere Vol desiderata.

Ricaviamo la regola di buon progetto: Vol