Approfondimento su ADE8

Università di Modena e Reggio Emilia

Corso di laurea in ingegneria elettronica

Appunti di Calcolatori Elettronici

Approfondimento di ADE8

Mattia Valiante

Ripasso (Componenti sequenziali)

Flip flop tipo D (con uscita Q e #Q) permette di memorizzare un singolo bit al fronte di salita del clock.

Automa stati finiti

Registri

• D_m.bit ➔ Registri ➔ Q_m.bit
• M_B ➔ A_M
• IEOE

1. M_D ➔ MEM
2. Q_M.sub>A ➔ (2^M.sub>A)

C'è il clock rispetto alle RLCRLCHAABC_INC_OUTSII₁OS₁S₀CON2

Progettazione del datapath di ADE8

Memprocessore, ACC, MAR, bus interno, HDR, ALU, AREGOE = 1

ALU OUT, REGOEIEIE(CONZ), FLAGS₁S₀

Data path control unit

ISA = Istruction Set Architecture

Microoperazioni: avvengono a ogni ciclo di clk. Programma: PC ➔ CAFFE ➔ IR

• Latte
• Caffe
• Caffe Deca

Tabella di codifica delle istruzioni

• 00 Latte
• 01 Caffe
• 02 Caffe Deca

Registri da aggiungere a ADE8

PC = Program Counter = Contatore delle istruzioni, indica l'indirizzo della prossima istruz. da eseguire

IR = Istruction Register = Contiene le istruzioni da eseguire. Istruzione corrente: 8 bit non bastano per questo registro quindi si sdoppia in 2 registri da 8 bit

• IR_O = Op Code_{(Codice Operativo)}
• IR_P = Parametro

COME FACCIO AD AUMENTARE PC? PC → ALU + (C_IN =1) = PC + 1 PERÒ A = 0

COSA? METTO MUX TRA ALU_A E ALUZ_A (FILO DI CONTROLLO) Z_A=0 → A =0 Z_A=1 → A = ALU_A PC → MAR →TRIEN → MDR → IR + PC → ALU → PC+1 = PCCON IL REGISTRO SPIL DATAPATH IN ABC 8 E COMPLETO

Stack pointer

LA NOSTRA ISA È DI TIPO JET DI ISTRUZIONI RIDOTTO

DATA PATH: 7 registri a 8^bit

Entrata e uscita di dati sono controllati con ENABLE :

• ACC_IE
• ACC_OE
• MAR_IE
• MAR_OE
• (24 segnali di controllo)

Unità di controllo

Unico che si interessa dell'I_R0FLAG C.O.N.Z.

"MAR ← PC" = Micro operazione fatta tramite segnali di controllo

PC_oe = 1

MAR_ie = 1

"MDR ← M[MAR]" ⇒ MDR_{bus ie} = 1

"M[MAR] ← MDR" ⇒ MDR_{bus oe} = 1

Istruzione

label: COD OPRIS, OP1, OP2 AL MAX 1 ESPRESSO

Quando QUALCOSA non è ESPRESSO va a FINIRE NELL'ACCUMULATORE

Ogni istruz. è formata da 2 parti: cod operaz. e argomenti

Architettura load store

2 operaz. principali fa riferimento solo all'accumulatore

"ACC ← M[_O6]"

O6 è l'indirizzo LOAD O6

IR_o IR_p

Microoperazioni

MAR ← IR_p MDR ← M[MAR] ACC ← MDR LOAD

Tutte le istruzioni sono lunghe 16 bit (IR) e a campi fissi:

• 8 bit COD. OP. (IR_o)
• 8 bit parametro (IR_p)

Uno o più param. da esp. durante operaz. ST param "M[param] ⇐ Acc" Acc

MAR ⇐ IRp MDR ⇐ Acc M[MAR] ⇐ MDR STORE

Unità di controllo dovrà sempre fare fetch ⇔ execute

MAR ⇐ PC MDR ⇐ M[MAR] IRp ⇐ MDR ALUout ⇐ 0 + PC + 1 PC ⇐ ALUout

Tutti i registri quando accendo sono a 00 Non posso posizionare dati lì dentro

10 micro operazioni sempre uguali che vanno a recuperare dalla memoria l'istruzione corrente

ADD (40) PARAM

MAR ⇐ IRP MDR ⇐ [MAR] ALUA ⇐ ACC "ACC ⇐ ACC + M[PARAM]" ALUOUT ⇐ ALUA + MDR + 0: S_A S_B 10(+), G_N=0

MEM

• 00 ∞ (LD)
• 01 06
• 02 40 (ADD)
• 03 07
• 04 10 (ST)
• 05 08
• 06 22
• 07 04
• 08 00
• 09 00
• 0A 00

PC → MAR → [MAR] → MDR → IRo PC + 1 → PC → MAR → [MAR] → MDR → IRP PC + 1 → PC

IRo scopre a cosa equivale ∞

IRP → MAR; M[MAR] → MDR → ACC

Rifaccio fetch → IRo = 40: ADD PARAM: JMP PARAM

"PC ⇐ PARAM" PC ⇐ IRP

Permette di modificare l'ordine delle istruzioni

1 microperazione

QUANDO IL PROCESSORE FINISCE LE ISTRUZIONI CONTINUA A FARE FETCH - EXECUTE

JMP = Salto incondizionato

Permette di modificare la sequenza di esec. delle istruzioni; va a cambiare PC SI PUÒ TERMINARE CONFINE: JMP FINE

ADD

MAR ← IR_p MDR ← M[MAR] ALU_a ← ACC ALU_out ← ALU_a + MDR + 0 ACC ← ALU_out

Microoperazioni

Tipi di microoperazioni

1. Chi coinvolge solo i registri, [TAR ← PC]
2. Registri - Memoria [_{MDR ← M[MAR]}] M[MAR] ← MDR
3. Registri - ALU ALUOUT ← ALUA ZEROS1, S0 KDRCIN5 componenti da specificare sempre

Possibili microoperazioni di ALU (Orale)

Unità di controllo

Operazione SISOZOCIN

Operazione 00000 AND B = 0 (PER AZZERARE ACC)

011^-ALUA AND B (AND LOGICO)

010^-0 OR B = B (^x CALCOLARE I FLAG N, E, Z)

0110 ALUA OR B (OR LOGICO)

00010 + B = B

00110 + B + 1 (INCREMENTO DI UNO) INC0000 ALUA + B (ADD)

0011 ALUA + B + 1 ?111^-0 + B' + 0 (NOT LOGICO)

11010 + B' + 1 (COMPLEMENTO A 2 = CAMBIO DI SEGNO: NEG)

1000 ALUA + B' = ALUA - (B + 1) ?1111 ALUA - B = SOTTRAZIONE SUB

ISA

ADD MAR ← IR_p MDR ← M[MAR] ALUA ← ACC ALUout ← MDR + ALUA + 0 ACC ← ALUout 5 microoperazioni

AND MAR ← IR_p MDR ← M[MAR] ALUA ← ACC ALUout ← ALUA and MDR ACC ← ALUout

(0 0 1 0) FLAG_C1=1 5 micro.OR ALUout ← ALUA or MDR (0 1 0) FLAG_C1=1

SUB ALUout ← ALUA + (MDR+1) (1 1 1) FLAG_C1=1 ALUA ← ACC NOT ACC ← "ACC ALUout ← 0 + ACC (1 1 0) FLAG_C1=1 NEG ALUA ← -ACC ALUout ← 0 + ACC + 1 (1 1 0) FLAG_C1=1

Avvengono entrambe con un unico parametro che è presente nell'ACC

DOTT. ISA DI ADE 8 PROCESS. A 8 BIT LE SUE ISTRUZ.: LOAD, STORE, ADD, OR, .....

C'È UN ACC FLAG ASSEMBLATORE FA 2 PASSATE PROGRAMMA IN ASSEMBLY È REVERSIBILE SOLO SE SI HA UNA TABELLA DEI SIMBOLI, SENNÒ SI PERDONO LE ETICHETTE

Modalità di indirizzamento

LOAD MAR <= IRP MDR <= M[MAR] ACC <= MDR MOD. INDIRIZZAMENTO DIRETTA

NEL PARAMETRO HO L'INDIRIZZO IN LETTURA DOVE ACCEDERE DIRETTAMENTE MOD. INDIRIZ. IMMEDIATO NEL PARAMETRO C'È GIÀ IL DATO → NON C'È ACCESSO IN MEMORIA

LDv PARAM.

ACC <= IRP DIRETTA LD ST AND OR ADD SUB IMMEDIATA LDv ANDv ORv ADDv SUBv LD_i ST_i AND_i OR_i ADD_i SUB_i

Prog: Somma più elementi di un vettore

Assembiatore a 2 passate Somma V1: 3 V2: 7 V3: 10 V4: 2 V5: 0 Somma: 0

LD_v0 V1 ADD V2 ADD V3 ADD V4 ADD V5 ST Somma JMP VETT: 371020 Somma: 0 LD VETT. INIZIO: CICLO ADDP: VETT ST Somma LD PADD_v 1 ST PLD Somma JUMP CICLO NEGA DA ORALE Soluz. con Puntatore JMP VETT: 371020 N: 5 Somma: 0 PTR: 0 INIZIO: LD_v VETT. ST PTR LD Somma ADD_α PTR ST Somma JMP INIZIO 07 0308 0709 44 ACC LD_v 08 LD 08 LD_i 08080703 VALORE NELL'INDIRIZZO 07, CONTENUTO IN 08 LD_i PARAM ACC ← M[M[MAR]] MAR ← IRP MDR ← M[MAR] MAR ← MDR MDR ← M[MAR] ACC ← MDR STORE ST_PARAM MDR ← ACC MAR ← IRP M[MAR] ← MDR ST_v PARAM ST_i PARAM MAR ← IRP MDR ← M[MAR] MAR ← MDR MDR ← M[MAR] M[MAR] ← MDR

Istruzioni

LD ST AND OR ADD SUB JMP LABEL

PC ← IRP SALTO INCONDIZIONATO FLAG JC JO JN JZ SALTA SE C,O,N,Z=1 SEMANTICI JLU JLS JE LA MICROOPERAZIONE È LA STESSA PER TUTTE E 7, CIOÈ PC ← IRP

FINE: JMP FINE CMP Fa la stessa cosa nella SUB, i FLAG si modificano però il risultato non viene salvato nell' ACC CMP CMPV CMPLD VAR SUB 7 ← FLAG Z=1 → VAR = 7 N=1 → VAR < 7 ACC = VAR - 7 ACC = VAR ACC: 11111111 ? < 7 Sì JE BIT con segno No JE BIT senza segno Dipende dalla convenzione che si usa Per questo si usano istr. cond. setantici JLU = Confronto UNSIGNED (salta se è MINORE senza segno di CMP) JLS = Confronto SIGNED (MINORE di CMP con segno) JE = Salta se sono UGUALI = JZ (UGUALE a CMP) CMP e SALTO CONDIZIONATO sono sempre ACCOPPIATI

Come collegare un dispositivo input/output?

Es. Tastiera: arriva per ogni tasto il valore 0 o 1 se è premuto o meno. Non riconosco le doppie Non posso creare un registro interno per ogni dispositivo Per farlo c’è bisogno di un meccanismo chiamato polling. - Leggo registro di dato, porto nell’accumulatore, mi accorgo che c’è un tasto premuto e cambio registro di stato, se c’è 0 (non c’è tasto premuto) continuo ad interrogare il registro di stato finché non c’è 1 Polling funziona per qualsiasi dispositivo di input/output. Ora dobbiamo spostare registro di dato/stato fuori dal processore, ci sono 2 casi Isolato Mappato in memoria ISOLATO MET PORTA REGISTER DATA REGISTER IN PARAM ACC ← I/O [PARAM] OUT PARAM I/O [PARAM] ← ACC MAPPATO IN MEMORIA NEI INDIRIZZI DI MEMORIA SONO DEFINITI A PRIORI QUELLI PER I/O. AL PROCESSORE NON CAMBIA NULLA, NON SI ACCORGE SE L’INDIRIZZO È DI MEMORIA O I/O QUESTO VIENE USATO IN ADE 8 MEMORIA CHIP SELECT SCHEDA MADRE DATA BUS ADDRESS BUS CONTROL BUS In ADC8 la parte di memoria dedicata a I/O è da 00 a DF, si possono avere al max 16 registri I/O

Stack

Serve per ricordare qualcosa, può ricordare anche più cose contemporaneamente Stack si riempie dal basso verso l’alto

PUSH Prima decremento e poi metto il valore nell’acc nella cella decrementata POP Prelevo il dato puntato dal registro e incremento di uno così da avere uno spazio libero SP contiene l’indirizzo dell’ultima cella riempita

Memory map

• 00 - Codice + Dati
• 80 - I/O
• DF - Stack
• FF CALL SP ← SP - 1 M[SP] ← PC PC ← IR[Para]...
• SP ← Allout MAR ← SP MDR ← PC M[MAR] = MDR
• RET PC ← M[SP] SP ← SP + 1...
• MAR ← SP MDR ← M[MAR] PC ← MDR Allout ← O1 + P1 SP ← Allout

Block diagram

DataPath Control Unit IREAC, ACoe, PC, PCoe Z, Zcoe, SI, So Control CRete Logica Seq. CLK MEM Δ ← AA ← Δ Microprocessore - ADE8 CONTROL UNIT ASF → CABLATA SE VUOI CAMBIARE/AGGIUNGERE UN ISTRUZ. DEVI RIFARE TUTTO IL PROCESSORE INDIRIZZI DA 00 A FF, 256 MICRO OPERAZIONI POSSIBILI OGNI ISTRUZIONE HA LE PROPRIE RIGHE (MICRO OPERAZ.) POSSO AGGIORNARE IL FIRMWARE SENZA DIFFICOLTÀ (PER ELIMINARE BUG) OLTRE LE 24 COLONNE SE NE AGGIUNGONO 2: UNA DI S0 e UNA DI S1. PER IL MULTIPLEXER MC0 MC1 : 00 → SALTO AL FETCH 01 → USA L’IR 010 → USA PROSS. ISTRUZ. VERSIONE SENZA FLAG E QUINDI SENZA SALTI CONDIZIONATI