Estratto del documento

Tesi

Progettazione, Compensazione e Risposta di un CMOS OTA a

doppio stadio

Prof. Andrea Irace Gerardo Saggese

Indice

1 Dimensionamento Statico dell’OTA a Due Stadi 2

1.1 Introduzione e Limitazioni del Singolo Stadio . . . . . . . . . . . . . . . . . 2

1.2 Bilanciamento DC e Calcolo dell’Offset Sistematico . . . . . . . . . . . . . 4

1

Capitolo 1

Dimensionamento Statico dell’OTA a

Due Stadi

1.1 Introduzione e Limitazioni del Singolo Stadio

Il progetto di un amplificatore operazionale a due stadi richiede una attenta considera-

zione di diversi fattori. Iniziamo con il primo stadio, che è composto da due transistor

differenziali a canale n. Il carico di questo stadio è costituito da un circuito a specchio di

corrente a canale p.

Il guadagno differenziale statico di questo stadio è limitato da due fattori: la transcon-

duttanza d’ingresso e la resistenza d’uscita del nodo che converte il segnale differenziale

in un segnale singolo. Per migliorare il guadagno, possiamo aumentare la lunghezza dei

transistor, ma questo aumenta anche le capacità parassite, riducendo la frequenza di taglio

del transistore.

Per ottenere un guadagno elevato senza sacrificare la velocità del transistore, possiamo

utilizzare due stadi di amplificazione. Il secondo stadio è realizzato con un amplificatore

a sorgente comune a canale p. Il carico del secondo stadio è attivo e formato da un

generatore di corrente a canale n.

Il potenziale DC del nodo d’uscita del primo stadio è fissato dalla caduta porta-sorgente

del carico. Questo stesso potenziale pilota direttamente il gate del transistore del secondo

stadio. Le tensioni di overdrive del carico del primo stadio e dell’ingresso del secondo

stadio sono speculari.

Per ottenere una buona dinamica di uscita, dobbiamo stabilire una specifica di progetto

che fissa l’overdrive dei carichi attivi a 0,2 V. Il valore della corrente di polarizzazione a

riposo del secondo stadio è determinato dal rapporto geometrico delle larghezze d’aspetto

tra i transistor.

Il guadagno a centro banda totale è il prodotto dei guadagni di tensione dei singoli

stadi. Il guadagno del primo stadio considera l’effetto di partizione sulle resistenze di

uscita dei transistor. Il secondo stadio, essendo una configurazione a sorgente comune

invertente con carico, presenta un guadagno statico pari a.

Il guadagno totale non dipende dalle correnti di polarizzazione scelte, ma è determi-

nato esclusivamente da parametri come la tecnologia e la geometria. Questo è un aspect

fondamentale, perché questi parametri sono essenziali per definire il guadagno totale.

2

In sintesi, il progetto di un amplificatore operazionale a due stadi richiede una attenta

considerazione dei fattori che influenzano il guadagno differenziale statico e la dinamica

di uscita. La scelta dei parametri tecnologici e geometrici è fondamentale per ottenere un

guadagno elevato senza sacrificare la velocità del transistore.

I due fattori principali che influenzano il guadagno differenziale statico sono:

• la resistenza d’uscita del nodo di conversione differenziale-singolo

• la transconduttanza d’ingresso.

Il guadagno totale è determinato dalla seguente equazione:

· ·

V L V L 2 V L V L

2 A,n 2 A,p 4 A,p 5 A,n 6

· (1.1)

G =

dif f V V L + V L V V L + V L

OV 1 A,n 2 A,p 4 OV 5 A,p 5 A,n 6

Per raggiungere un guadagno di 40 dB, ovvero avere un segnale di uscita 100 volte più

grande di quello di ingresso, senza modificare l’architettura, l’unico modo è aumentare la

lunghezza di L2 e L4. Tuttavia, questo aumento porta con sé un aumento delle capacità

parassite, il che riduce drasticamente la frequenza massima di lavoro del transistore.

Pertanto, esiste un compromesso: se scegliamo di aumentare il guadagno del segnale

aumentando L2 e L4, dobbiamo anche considerare l’impatto sulle capacità parassite e

sulla frequenza di lavoro del transistore. Ciò significa che dobbiamo trovare un equilibrio

tra il guadagno che desideriamo ottenere e la velocità di lavoro del transistore, in modo

da ottimizzare le prestazioni complessive del sistema.

La frequenza di taglio del transistore è importante perché indica fino a che punto

il transistore può lavorare velocemente. La frequenza di taglio ft è data dalla seguente

equazione: µV

g OV

m ∝

≈ (1.2)

f T 2

2π(C + C ) L

gs gd

La struttura principale di un amplificatore operazionale a due stadi è illustrata nella

figura seguente:

Figura 1.1: Schema circuitale di principio di un OTA CMOS a due stadi.

La legge di accoppiamento statico dei due stadi è data dalla seguente equazione:

W

I

5 L 5

= (1.3)

W

I

1 L 4

3

Per ragioni di simmetria termica e di ottimizzazione dei consumi, una scelta tipica di

progetto prevede I5 = 2 I1 = Iss, il che implica un dimensionamento geometrico tale per

cui (W/L)5 = 2 (W/L)4.

In pratica, sono solo i parametri tecnologici e geometrici a influenzare il guadagno

totale delle espressioni, mentre le correnti di polarizzazione scelte non hanno alcun effetto.

Questo è un aspetto fondamentale, perché questi parametri sono essenziali per definire

il guadagno totale. Il valore delle correnti di polarizzazione non incide sul guadagno

complessivo, il che è un risultato significativo. Quindi, il guadagno totale dipende soltanto

dai parametri tecnologici e geometrici, che hanno un ruolo determinante.

Ipotizziamo che le lunghezze dei canali siano uniformi nei rispettivi stadi, quindi L =

1

L , L = L e L = L . Utilizzando i dati della Tabella 1.1, possiamo calcolare i guadagni

2 3 4 5 6

dei vari stadi.

Il guadagno del primo stadio è dato da:

· ∥

G = 1, 50 mA/V (186 kΩ 186 kΩ) = 139, 5 V/V =⇒ 42, 9 dB (1.4)

1

Il guadagno del secondo stadio è lo stesso del primo:

· ∥

G = 1, 50 mA/V (186 kΩ 186 kΩ) = 139, 5 V/V =⇒ 42, 9 dB (1.5)

2

Il guadagno differenziale è il prodotto dei guadagni dei due stadi:

·

G = 139, 5 139, 5 = 19460 V/V =⇒ 85, 8 dB (1.6)

dif f

La Tabella 1.1 mostra i parametri statici e geometrici dei transistori dell’OTA.

Tabella 1.1: Parametri statici e geometrici dei transistori dell’OTA.

Dispositivo I (µA) V (V) W/L g (mA/V) L (µm) W (µm) r (kΩ) f (MHz)

D OV m o T

M , M 75 0,1 150 1,50 0,7 105,0 186 974

1 2

M , M 75 0,2 75 0,75 0,7 52,5 186 974

3 4

M 150 0,2 150 1,50 1,4 210,0 186 487

5

M 150 0,2 75 1,50 1,4 104,0 186 487

6

M 150 0,2 75 1,50 2,5 187,5 333 153

7

1.2 Bilanciamento DC e Calcolo dell’Offset Sistema-

tico

Un problema importante nella struttura dell’OTA è il punto di lavoro statico del nodo

di uscita quando è a riposo, ovvero V . Per assicurare che il segnale in uscita sia il

OU T

più simmetrico possibile e per evitare che un ramo saturi prima dell’altro, la tensione

di uscita in corrente continua deve essere fissata esattamente a metà della tensione di

alimentazione.

In questo modo, si può ottenere un’uscita bilanciata e prevenire problemi di saturazione

che potrebbero rovinare il segnale. La simmetria è fondamentale per molte applicazioni,

poiché consente di lavorare con il massimo range di escursione del segnale senza distorsioni.

4

La tensione V è quindi fondamentale per il corretto funzionamento del circuito.

OU T V DD = 1, 5 V (per V = 3 V) (1.7)

V = DD

OU T 2

Tuttavia, il nodo di uscita è un nodo ad alta impedenza compreso tra due generatori di

corrente in opposizione (M e M ). Le correnti dei due rami, tenendo conto d

Anteprima
Vedrai una selezione di 6 pagine su 21
Progettazione, compensazione e risposta di un CMOS OTA a doppio stadio Pag. 1 Progettazione, compensazione e risposta di un CMOS OTA a doppio stadio Pag. 2
Anteprima di 6 pagg. su 21.
Scarica il documento per vederlo tutto.
Progettazione, compensazione e risposta di un CMOS OTA a doppio stadio Pag. 6
Anteprima di 6 pagg. su 21.
Scarica il documento per vederlo tutto.
Progettazione, compensazione e risposta di un CMOS OTA a doppio stadio Pag. 11
Anteprima di 6 pagg. su 21.
Scarica il documento per vederlo tutto.
Progettazione, compensazione e risposta di un CMOS OTA a doppio stadio Pag. 16
Anteprima di 6 pagg. su 21.
Scarica il documento per vederlo tutto.
Progettazione, compensazione e risposta di un CMOS OTA a doppio stadio Pag. 21
1 su 21
D/illustrazione/soddisfatti o rimborsati
Acquista con carta o PayPal
Scarica i documenti tutte le volte che vuoi
Dettagli
SSD
Ingegneria industriale e dell'informazione ING-INF/01 Elettronica

I contenuti di questa pagina costituiscono rielaborazioni personali del Publisher GengiScum di informazioni apprese con la frequenza delle lezioni di Elettronica analogica e studio autonomo di eventuali libri di riferimento in preparazione dell'esame finale o della tesi. Non devono intendersi come materiale ufficiale dell'università Università degli studi di Napoli Federico II o del prof Irace Andrea.
Appunti correlati Invia appunti e guadagna

Domande e risposte

Hai bisogno di aiuto?
Chiedi alla community