Paniere di Fondamenti di informatica - Risposte multiple e aperte

I/O;

i

dispositiv i

son o

in un o

spazio

di

in dirizzam en to

separato

e son o

presen ti

istruzion i

dedicate ella operazion i

di

I/.O

12. La modalità polling (controllo di programma) è una delle modalità con cui le interfacce comunicano alla

CPU le informazioni di sincronizzazione dei dispositivi I/O, nello specifico, nella modalità polling, la CPU

verifica ad intervalli prefissati se le periferiche sono attive e se devono inserire o prelevare dati. L’interfaccia

rende disponibili le informazioni di sincronizzazione su 2 bit del registro di stato. Quando la CPU deve

eseguire un trasferimento, legge il registro di stato, e verifica se l’interfaccia è pronta per il trasferimento. Se

l’interfaccia è pronta, allora la CPU esegue il trasferimento, altrimenti la CPU legge in continuazione il registro

di stato fin quando l’interfaccia non risulta pronta, per poi eseguire il trasferimento. La CPU è periodicamente

impegnata a leggere il registro di stato per verificare se la periferica è pronta o meno per il trasferimento.

Questo si traduce in una scarsa efficienza da parte della CPU, perchè nel caso in cui per molti tentativi le

periferiche non siano pronte a fornire o a chiedere dati. Inoltre, più l’unità di I/O è lenta rispetto alla frequenza

di polling della CPU, più la CPU peggiora le sue prestazioni. Di contro però, ridurre la frequenza di polling

significherebbe degradare le prestazioni delle periferiche che, quando sono pronte, dovrebbero aspettare più

tempo per scambiare un dato. La gestione a polling risulta quindi adatta alle periferiche di I/O con accessi a

frequenza costante, elevata e simile a quella di polling.

Scaricato da Concetta Ferrara (prof.concettaferrara@gmail.com)

© 2016 - 2020 Università Telematica eCampus - Data Generazione 07/12/2020 19:51:45 - 27/82

lOMoARcPSD|16889425

Set Domande: FONDAMENTI DI INFORMATICA

INGEGNERIA INDUSTRIALE (D.M. 270/04)

Docente: Vizza Patrizia

Lezione 015

01. Durante l'operazione di prelievo delle istruzioni

il master è il bus e lo slave è la memoria

il master è la CPU e lo slave è la memoria

il master è la CPU e lo slave è l'ALU

il master è la memoria e lo slave è la CPU

02. Il bus è

sequenza di linee per la codifica delle informazioni

un modulo di calcolo

un tipo di registro

insieme di connessioni elementari lungo le quali viene trasferita l’informazione

03. Nei calcolatori moderni esistono

solo bus interno

bus di memoria e bus di I/O

bus interno e bus esterno

bus interno, bus esterno, bus di memoria e bus di /O

04. Il bus che consente l’indirizzamento univoco di tutti i dispositivi periferici collegati al processore è

il bus dati

il bus indirizzi

il bus di sistema

il bus di controllo

05. In termini di dimensioni, il bus dati consente la lettura e/o la scrittura di

parole da n bit con un numero n di linee <1

n parole con un numero m di linee <1

parole da n bit con un numero n di linee ≥ 1

n parole con un numero m di linee ≥ 1

06. Quale tra questi bus è bidirezionale

bus indirizzi

bus di sistema

bus di controllo

bus dati

07. In termini di dimensioni, il bus indirizzi consente l’indirizzamento di

2m-1 indirizzi numerati da 0 a 2m−1

2m indirizzi numerati da 1 a 2m

2m indirizzi numerati da 0 a 2m−1

2m+1 indirizzi numerati da 1 a 2m+1 Scaricato da Concetta Ferrara (prof.concettaferrara@gmail.com)

© 2016 - 2020 Università Telematica eCampus - Data Generazione 07/12/2020 19:51:45 - 28/82

lOMoARcPSD|16889425

Set Domande: FONDAMENTI DI INFORMATICA

INGEGNERIA INDUSTRIALE (D.M. 270/04)

Docente: Vizza Patrizia

08. I bus interni hanno la funzione di

collegare la CPU e la memoria centrale

collegare i registri di memoria

collegare le unità funzionali contenuti all'interno del processore

collegare i blocchi funzionali contenuti nella stessa unità

09. In presenza di un solo bus di sistema, lo svantaggio principale è rappresentato da

difficoltà di progetto

non versatilità

velocità limitata

alti costi

10. Il Master è

l'unità funzionale che controlla la CPU

l'unità funzionale che controlla il bus

l'unità fondamentale che controlla l'ALU

l'unità funzionale che gestisce i dispositivi di I/O il bus

11. Riportare le differenze tra bus dati, bus indirizzi e bus di controllo

11. I bu sono l'insieme di connessioni elementari lungo le quali viene trasferita l’informazione, e svolge la

funzione di interconnessione tra CPU, memorie ed interfacce verso dispositivi periferici. Si caratterizzano in

bus dati, in bus indirizzi e in bus di controllo. I primi svolgono la funzione di trasferimento dati tra la memoria

centrale e il registro dati della CPU e tra le periferiche e la CPU (o memoria centrale), i dati sono raggruppati

in funzione dell'ampiezza del bus e sempre in multipli di byte, il trasferimento del segnale avviene in maniera

bidirezionale e in termini di dimensioni, consentono la lettura e/o la scrittura di parole da n bit, con un numero

n di linee >=1. Il Bus indirizzi serve per trasmettere il contenuto del registro indirizzi alla memoria o ad una

periferica, permettono inoltre, l’indirizzamento univoco di tutti i dispositivi periferici collegati al processore, ciò

significa che quando sul bus indirizzi è presente una combinazione binaria corrispondente all'indirizzo di un

particolare dispositivo, l'unico che risponde al processore è quello indirizzato, gli altri invece rimangono

disabilitati. Il bus indirizzi è unidirezionale ed a livello di dimensioni, il bus indirizzi consente l’indirizzamento di

2^m indirizzi, numerati da 0 a 2^m−1, con 'm' >=1. I bus di controllo sono responsabile di coordinare i trasferimenti

che devono avvenire secondo un ordine predefinito e comprensibile da parte di tutte le periferiche che si

interfacciano con il processore, è sono unidirezionali.

Scaricato da Concetta Ferrara (prof.concettaferrara@gmail.com)

© 2016 - 2020 Università Telematica eCampus - Data Generazione 07/12/2020 19:51:45 - 29/82

lOMoARcPSD|16889425

Set Domande: FONDAMENTI DI INFORMATICA

INGEGNERIA INDUSTRIALE (D.M. 270/04)

Docente: Vizza Patrizia

Lezione 016

01. Le linee Bus Request e Bus Grant sono rispettivamente

le linee di richiesta di controllo e le linee di annullamento del controllo

le linee di richiesta di trasmissione dati e le linee di conferma di ricezione dati

le linee di richiesta di cessione del controllo e le linee di conferma di cessione del controllo

le linee di richiesta di esecuzione e le linee di affidamento della trasmissione

02. Nel meccanismo di arbitraggio centralizzato

l’unità a contatto con l’arbitro e l’unità lontana dall'arbitro hanno la stessa priorità

l’unità a contatto con l’arbitro ha priorità minore rispetto all'unità lontana dall'arbitro

la priorità è casuale

l’unità a contatto con l’arbitro ha priorità maggiore rispetto all'unità lontana dall'arbitro

03. In termini di funzionamento del bus, un ciclo è definito come

il periodo di tempo di trasmissione di un dato

il passaggio da un dispositivo di I/O ad un altro tramite bus

un insieme di operazioni logiche

un trasferimento di informazioni compiuto sul bus

04. Un ciclo di trasferimento è composto da

attesa dei dati e conclusione

selezione, eventuale attesa, trasferimento dati, conclusione

acquisizione, trasferimento dati e visualizzazione

controllo e gestione dei dati

05. Il termine handshake indica

il colloquio tra master e slave per la gestione delle operazioni

la velocità di trasferimento dei dati sul bus

la modalità di trasferimento dei dati sul bus

la sincronizzazione del ciclo di clock

06. La temporizzazione del bus in modalità asincrona consente

una semplicità progettuale e di controllo

la sincronizzazione tra i passaggi da un ciclo di bus a quello successivo

un uso efficiente dei cicli

un uso efficiente del segnale di clock

07. Nella temporizzazione del bus in modalità sincrona, il segnale di clock

scandisce il passaggio da un ciclo di bus al ciclo successivo

non viene utilizzato

fa dialogare le unità in modo alternato

determina le operazioni di lettura e scrittura Scaricato da Concetta Ferrara (prof.concettaferrara@gmail.com)

© 2016 - 2020 Università Telematica eCampus - Data Generazione 07/12/2020 19:51:45 - 30/82

lOMoARcPSD|16889425

Set Domande: FONDAMENTI DI INFORMATICA

INGEGNERIA INDUSTRIALE (D.M. 270/04)

Docente: Vizza Patrizia

08. Il segnale MREQ messo a disposizione dal bus di controllo indica che

lo slave richiede al master un ciclo di bus aggiuntivo

lo slave segnala d’avere completato l’operazione

il master segnala d’avere impostato indirizzo

il master richiede alla memoria un’operazione d’accesso

09. Nel meccanismo di arbitraggio centralizzato, il Bus Acknowledge è

un bus di informazioni per la sincronizzazione delle unità

una linea di controllo attività dalle unità che migliora l’efficienza dell’arbitraggio

un bus specifico per una sola delle unità funzionali

non esiste

10. Nel meccanismo di arbitraggio distribuito

è prevista un'unica linea BUS per tutte le unità

tutte le unità sono master

è prevista una linea di richiesta BUS per ogni unità

sono previste entrambe la BUS Requeste la BUS Grant

11. Descrivere la modalità sincrona di temporizzazione del bus

12. Descrivere il processo di arbitraggio nel funzionamento del bus

11. La modalità sincrona, è una modalità con la quale i bus temporizzano la scansione. Il bus di controllo

contiene una linea per il segnale di clock, a frequenza prestabilita, questo clock è distribuito a tutte le unità

funzionali collegate al bus e scandisce le varie transizioni, nonché il passaggio da un ciclo di bus al ciclo

successivo. Oltre al segnale di clock, il bus di controllo mette a disposizione vari segnali, MREQ (Memory

Request), nella quale il master richiede alla menmoria un'operazione d'accesso, RD (Read) in questo caso il

master richiede la lettura, la WAIT, lo slave richiede al master un ciclo di bus aggiuntivo o uno stato di attesa

poichè necessita di più tempo, la MSYN (Master Synchronisation), nel quale il master segnala d'aver

impostato indirizzo, MREQ e RD, infine, la SSYN (Slave Synchronisation), dove lo slave segnala d'aver

completato l'operazione.