Anteprima
Vedrai una selezione di 1 pagina su 3
Circuiti Integrali Digitali - prova svolta 2008 Pag. 1
1 su 3
D/illustrazione/soddisfatti o rimborsati
Disdici quando
vuoi
Acquista con carta
o PayPal
Scarica i documenti
tutte le volte che vuoi
Estratto del documento

ES. 2

Per il circuito dell’esercizio precedente, riportare l’andamento dei segnali in ingresso per avere il

worst-case delle transizioni LH e HL e i tempi rispetto all’invertitore simmetrico.

t : A=1, B=1, C=1→0, D=0, E=1 2t

plh p0

t : A=0→1, B=1, C=1, D=0, E=1 4t

phl p0

ES. 3

Riportare lo schema logico di un indirizzamento bidimensionale per una ROM da 1024 bit con

indirizzo da 7 bit in ingresso e parole da 8 bit in uscita. Dire i vantaggi di tale indirizzamento.

Con tale indirizzamento si traggono vantaggi dal punto di vista della potenza dissipata, ma il

vantaggio principale è relativo alla diminuzione dei tempi di lettura.

(per approfondire riportare la spiegazione del par. 14.5 Indirizzamento bidimensionale).

ES. 4

Valutare la variazione di tensione sulla bit line di una DRAM a un transistore per Vd=0V (tensione

memorizzata), Cm=25fF (capacità memoria), Cl=1pF (capacità di linea), Vr=2.5V (tensione di

riferimento). Riportare lo schema elettrico di una bit line con relativo circuito di lettura.

Dettagli
Publisher
A.A. 2012-2013
3 pagine
SSD Ingegneria industriale e dell'informazione ING-INF/05 Sistemi di elaborazione delle informazioni

I contenuti di questa pagina costituiscono rielaborazioni personali del Publisher Menzo di informazioni apprese con la frequenza delle lezioni di Circuiti integrati digitali e studio autonomo di eventuali libri di riferimento in preparazione dell'esame finale o della tesi. Non devono intendersi come materiale ufficiale dell'università Università degli studi di Napoli Federico II o del prof D'Alessandro Vincenzo.