Progettazione digitale

Analisi dei cammini del circuito e calcolo del ritardo nel caso peggiore

Il nostro obiettivo è identificare tutti i cammini del circuito e calcolare il ritardo nel caso peggiore per ciascun cammino. Successivamente, stilare una tabella per confrontare i risultati e selezionare il caso peggiore tra i vari cammini (sum of worst case).

È importante tenere conto degli hazard durante l'analisi. Un hazard è un breve cambiamento di frequenza (da low a high o da high a low) che può verificarsi quando diversi cammini in ingresso o in uscita hanno ritardi differenti.

In particolare, un hazard può causare la formazione di transitori indesiderati nei pressi dell'output di una porta logica. Un 1-hazard statico è un hazard che si verifica quando un cammino processa un termine prodotto di una forma SOP, in cui un termine viene portato da 0 a 1 e un altro da 1 a 0. In questi casi, entrambi i termini possono temporaneamente assumere il valore 0. Questo tipo di hazard può essere individuato tramite le mappe di Karnaugh: se vi sono due o più 1 adiacenti, ma appartenenti a gruppi diversi, c'è il rischio di hazard.

hazard statici. Per eliminare il rischio è possibile introdurre un nuovo gruppo sulla mappa che inglobi di due 1 adiacenti e separati, anche se ciò comporta l'utilizzo di ulteriori porte logiche.

Viene detto 0-hazard statico un hazard che scaturisce da un cammino in cui viene processato un termine somma di una forma POS, per cui un termine viene portato da 0 a 1 e un altro da 1 a 0; in questi casi è possibile che entrambi i termini, per un brevissimo istante, abbiano valore 1. Come per la tipologia precedente, per individuare uno 0-hazard è necessario stilare una mappa di Karnaugh ma, stavolta, è necessario controllare che non ci siano due 0 adiacenti in gruppi diversi. Anche il metodo risolutivo è lo stesso del precedente: implementazione di un altro gruppo sulla mappa che inglobi i due 0 adiacenti.

Viene detto circuito sequenziale un circuito il cui output non dipende solo dall'input corrente ma anche dagli input precedenti (dotato di

Uno stato). Il nome sequenziale deriva dal fatto che sequenze diverse di input possono portare a diversi valori di output. Tipicamente, un circuito sequenziale può essere realizzato tramite un meccanismo a feedback: almeno uno dei gate del circuito presenta un output che si ricollega ad un input di un gate dello stesso livello (formando un circuito chiuso). La memoria del circuito può essere costruita in diversi modi, due dei quali sono gli elementi latch e flip flop.

Differenze tra Latch e Flip-Flop.

Latch:

• Ingressi sensibili al livello del segnale;
• Le uscite possono cambiare più volte all'interno di un clock: quindi è un circuito asincrono;
• Spesso dotato di Enable, che se high, abilita l'azione del latch.

Flip-Flop:

• Ingressi sensibili ai fronti di salita e discesa del segnale;
• L'uscita cambia alla transizione di una salita o discesa del segnale;
• L'ingresso Clock abilita il flip flop solo quando il segnale transita da basso a alto o da alto a basso.

Uno stato basso ad alto o viceversa. LATCH. Esso è un elemento di memoria volatile dotato di due stati stabili (bistabile). La forma più comune di tale elemento è il latch S-R (set-reset) e può essere costituito da porte NOR (o da porte NAND). Entrambi, ad esclusione della tipologia di porta usata, sono formati allo stesso modo:

• 2 input (R e S), ciascuno collegato ad un ingresso di una porta logica;
• 2 porte logiche (generalmente NOR, ma anche NAND);
• 2 output, uno per ogni porta; ciascuno poi viene suddiviso tra output vero e proprio e output che va a costituire un circuito a feedback (collegandosi al secondo input, lasciato scoperto, della porta opposta a quella di uscita). I due output sono l'uno il complemento dell'altro.

Latch S-R Actve-High. Gli input partono in uno stato low e se attivati, divengono high.

• Quando attiviamo il set (high), il nostro output Q si setta ad 1 (high) e di conseguenza il suo complemento a 0.
• Quando attiviamo

il reset (high), l'output Q si resetta a 0 (low) e diconseguenza il suo complemento a 1.→ Qualora entrambi gli input vengano impostati su 1, a causa dei ritardi nelle porte, l'intero circuito entrerebbe in uno stato di loop infinito, quindi la combinazione viene considerata non valida (NV).

Equazione caratteristica del Latch S-R: Q+=SR'+R'Q (SR=0).→ Latch S-R Active-low. Gli input partono da uno stato high e se attivati, divengono low. Ovviamente, stesso discorso può essere fatto per il circuito NAND, cambiando nell'analisi precedente gli stati high con gli stati low e viceversa.

Gated latch. Essa è variante del latch S-R, dotato "dell'interruttore" enable, il quale permette di avere una variazione dell'output solo se posto su high.

D latch. Essa è una variante del latch S-R in cui i due ingressi vengono uniti in un unico inp, semplicemente ponendo una porta NOT davanti a una delle due porte principali.

dotato anch'esso dell'input enable. Un vantaggio di questo tipo di latch è l'impossibilità di entrare in loop dato che, per l'aggiunta della porta NOT, non si potranno mai avere in ingresso due 0 o due 1.

L'equazione caratteristica del D latch è: Q+=D.

L'equazione caratteristica dell'enable D latch è: Q+=En'Q+EnD.

FLIP-FLOP. Esso è un elemento di memoria volatile, bistabile, molto simile al latch, ma che presenta un'interazione con il clock.

Nello specifico, il clock ha la stessa funzione dell'enabler: il flip-flop interpreta i fronti di salita e discesa del clock come stati high e permette agli input di cambiare il proprio stato, diversamente rimangono allo stato attuale.

Viene detto clock un elemento circuitale in grado di emettere impulsi high e low periodici ad alta frequenza, in modo da sincronizzare e temporizzare il funzionamento dei circuiti.

Nello specifico, il flip-flop può reagire:

di ck).Pulse detector:→ Viene detto D flip-flop (edge-triggered) unavariante del flip-flop in cui i due ingressi vengonouniti in un unico input, come nel caso del Latch Danche qui ponendo una porta NOT davanti a unadelle due porte principali, con la differenza chel’output cambia solo in risposta al segnale di clock(essendo un flip-flop).L’equazione caratteristica del flip-flop D è: Q+=D.Esistono due versioni di questa tipologia:◦ Rising edge, o positive edge, che triggera sulil fronte di salita del clock (quando il clockpassa da 0 a 1);◦ Falling edge, o negative edge, che triggera sulfronte di discesa del clock (quando il clock passa da 1 a 0).→ Viene detto flip-flop J-K una Inputs Outputs Commentsversione estesa del flip-flop J k CLK Q Q’0 0 Q0 Qo’ No changeS-R in cui i due input, J e K, 0 1 0 1 Resetsvolgono la stessa funzione 1 0 1 0 Setdi S e R. La differenza sta 1 1 Qo’ Q0 Togglenel fatto che l’arrivo di

dueinput high simultanei è consentito (J=1; K=1): causa il cambiamento di stato, toggle, dopo ilprossimo segnale di clock attivo: scambia i valori degli stati correnti dei due output Q e Q'.L'equazione caratteristica del flip-flop J-K è: Q+=JQ'+K'Q.Realizzazione master-slave e Pulse detector→ Viene detto flip-flop T (toggle Q0 QTflip-flop) una variante del flip- 0 00flop J-K in cui vi è un solo 1 10input, T, (come nel flip-flop D)che se attivato cambia lo 0 11stato dell'output, se 1 01disattivato lo lascia inalterato(T XOR Q0). L'input è triggerato sul fronte di discesa del clock.L'equazione caratteristica del flip-flop T è: Q+=TQ'+T'Q.Dipendere esclusivamente dallo stato delclock, a volte, può risultarecontroproducente; è per questo chevengono introdotti due nuovi input,asincroni, che sono in grado di cambiare lostato del flip-flop indipendentemente daquello del clock. Vengono

indicati come 
preset (PRE)
 e 
clear (CLR)
: il primo attiva l'output Q, il secondo l'output Q'. L'utilizzo di tali input, ad esempio, è ricorrente se si preferisce partire da uno stato noto quando si vuole studiare un circuito.

Divisione di frequenza. Per dividere la frequenza di un clock basta connettere più flip-flop in frequenza con la configurazione toggle (l'output del primo è collegata al clock del secondo). Un flip-flop divide f in per 2, due flip-flop dividono f per 4 (etc.).

One shot (monostabili): finora abbiamo parlato di circuiti bistabili, ovvero dotati di due stati stabili (latch/flip-flop). Alcuni circuiti sono monostabili, cioè possiedono un solo stato stabile (di solito quello basso) e se triggerati, passano per un breve periodo di tempo nello stato opposto (instabile), dopo di che torna nuovamente nello stato stabile.

One shot re-triggerabile. Un'ulteriore differenza da sottolineare è quella tra un circuito one

shot re-triggerabile e non re-triggerabile. Gli one-shot NONre-triggerabli ignorano impulsi di trigger cheappaiono durante lo stato instabile. Gli one-shot re-triggerabili rispondono a impulsi di triggerin ogni istante: Se l'impulso appare nello stato instabile, questo viene esteso per un ulterioretempo.

Viene detto stato una qualsiasi condizione in cui viene a trovarsi un circuito, che soddisfadeterminate condizioni e porta all'esecuzione di attività (stati) successive.

L'insieme di tutti gli stati che un circuito può assumere può essere rappresentato tramite:

• Tabella degli stati: una tabella a doppia entrata in cui sulle righe vengono posti tutti i d